An Optimized method for the estimation of power dissipation in adders as cmos aritmetic building blocks

Abstract

KISA ÖZET CMOS alt sistemlerinin bir parçası olan toplayıcılar VLSI uygulamalarındaki en kritik yapı bloklarından biri olarak göz önüne alınmaktadır. Tek basma kullanılabilmelerinin yanında toplayıcılar çarpıcılar, FIR filtreleri gibi verilen hiyerarşideki daha kompleks alt sistemlerin inşasında da kullanılırlar. Çoğu zaman sistem seviyesindeki güç performansının belkemiği bu yapı blokları tarafından belirlenir. Masraflı bir tasarım tekrarına maruz kalmadan, tasarım öncesinde güç özelliklerini görebilmek için doğru ve verimli güç tahminlerine gerek duyulmaktadır. Bu konudaki çalışmalar daha çok ya ampirik ya da simulasyon tabanlı olmuş veya hız için doğruluktan ödün verilmiş ya da doğruluğu sağlayabilmek için oldukça karmaşık formül ve metodlar kullanılmıştır. Bu simulasyon tabanlı teknikler daha çok giriş paternine bağlı olarak anlatılmıştır. Bu çalışmadaki yaklaşım ise zayıf patern-bağımlı olarak adlandırılır çünkü kullanıcıya giriş işaretlerinin olasılıklarını belirleme şansı verilmiştir. Bu çalışmada sunulan iş nisbeten basit denklemler ve ampirik modeller kullanılarak toplayıcılarda %10 civarında hatalı güç tahminlerinin elde edilmesidir. Sonuş olarak, beş değişik tipte toplayıcı ve bir çarpıcı incelenmiş ve bunların güç harcama tahminleri olasılık hesaplamaları kullanılarak yapılmıştır. Devrelerin güç harcamalarının simulasyonlarının gerçekleştirilmesinde H-Spice kullanılmıştır. Sonuçlar, tahmin hızı ve doğruluğu açısından tatmin edicidir.

IV ABSTRACT As part of CMOS subsystems, adders are regarded as one of the most critical building blocks in VLSI applications. In addition to their standalone utilization, adders are also used to construct more complex subsystems in a given hierarchy such as multipliers, FIR filters, etc. Most of the time, the performance bottlenecks at the system level are caused by these building blocks in the form of power consumption. During the design phase, accurate and efficient power estimation is required in order to meet the power specification without a costly redesign process. The work on this concept has either been mostly empirical or simulation based or has sacrificed accuracy for speed or has used too complicated expressions or methodology to be feasible. Some simulators claim general purpose operation, thus losing some accuracy. These simulation-based techniques are described as being strongly pattern-dependent. The approach in this study is called weakly pattern-dependent, because the chance to provide the required input probabilities is given to the user. The work presented in this study relies on rather simple equations along with some empirical models to obtain estimations around 10% error for power in adders. As a result, five different types of adders and a multiplier are examined and their power dissipations are estimated by using probabilistic calculations. The simulations to get the power dissipation values of the circuit blocks are done using H-Spice. The results are satisfactory enough for the accuracy and speed of the estimation.