Analog CMOS implementation of neuro-fuzzy systems
- Global styles
- Apa
- Bibtex
- Chicago Fullnote
- Help
Abstract
Bu çalısmada, gelistirilmis olan yeni bir bulanık-sinir ag mimarisi açıklanmıs veanalog CMOS devre gerçeklestirimi yapılmıstır. Gerçeklestirilen sistem, bir sıfırıncıdereceden TSK bulanık mantık yapısındaki kuralların, bir yapay sinir agı mimarisindekisinir hücrelerinin belirledigi alanlar ile ifade edilebilmesi esasına dayanmaktadır. Egerbulanık mantık yapısındaki kuralların çıkıs degerleri ilgili alanlara atanır ve yapay sinir agımimarisindeki sinir hücrelerinin esik degerleri ile agırlık degerleri gerektigi gibiseçilebilirse, bulanık mantık yapısı, bir yapay sinir agı mimarisi kullanılarakgerçeklestirilebilmektedir.Gerçeklestirilmis olan analog CMOS devre mimarisinin bes ana bölümü; esikdevresi, alan seçimi devresi, normallestirme devresi, agırlık atama devresi ve son olarak tatoplama devresi açıklanmıstır. Bu devrelerin yanında istenilen degerlerin istenilen alanlarave agırlıklara atanılmasında kullanılan sayısal denetim devreleri de tasarlanmıs veaçıklanmıstır.Gerçeklestirilen devre gerilim girisleri kabul ederken, çıkısı akım olarak vermekte veiç yapı olarak akım bazlı çalısmaktadır. Benzetimler gerçeklestirilen yapının kuramsalyapıya uygun olarak çalıstıgını ve saniyede sekiz milyon bulanık kuralıdegerlendirebildigini göstermektedir. Toplam güç tüketimi ise 37 mW olarak ölçülmüstür. In this thesis, a novel neuro-fuzzy system presented and implemented in analogCMOS. The system is based on the fact that a rule in a zero order TSK fuzzy system can berepresented as an area on an input space which is created by a neural network. If the ruleoutput values of the fuzzy system are assigned to the corresponding areas and additionally,if the neuron threshold values and the weights of the neural network are selected suitably,the fuzzy system can be mapped on the neural network.Implemented system consists of five main blocks; threshold block, area selectionblock, normalization block, weight assigning block and summing block. The blocks andtheir designs are introduced and additionally digital control units, which are used fordetermination of desired areas and values, are presented.Implemented chip works in current mode, while the inputs are taken as voltages andthe output is taken as a current. SPICE and theoretical MATLAB simulations and examplefuzzy rule mappings show that implemented chip architecture works accurately and it isable to evaluate eight million fuzzy rules per second. The maximum power dissipation ofthe chip is equal to 37 mW.
Collections