Circuit level simulation based training algorithms for analog nevral networks
- Global styles
- Apa
- Bibtex
- Chicago Fullnote
- Help
Abstract
Son yıllarda, bir çok uygulamadaki başarılarından dolayı, yapay sinir ağları sıkça kullanılır duruma gelmiştir. Bir çok uygulama ise gerçek zamanda ya da çok hızlı çalışan yapay sinir ağları kullanmaktadır. Bu ise sadece yapar sinir ağlarına adanmış donanım ile gerçekleştirilebilir. Yapay sinir ağlarının doğasında paralel çalışma olduğu için, sayısal olarak gerçeklenmeleri iyi sonuçlar vermez. Analog olarak gerçeklenmeleri ise, gerçek devreler ile bunların modelleri arasındaki ayrılıklardan dolayı bir çok sorunla karşılaşmaktadır. Bu sorunları değerlendirebilmek için devre seviyesinde benzitim yapılması gerekir. Bu tezde geliştirilen devre benzeticisi, yapay sinir ağlarının yapısının biri birine benzeyen ve biri birinden bağımsız bir çok parçacıktan oluşmasından yararlanmaktadır. Devre benzetimi sırasında, yapay sinir ağı devresi, birbirinden bağımsız parçalara ayrılarak, her parçanın benzetimi ayrı ayrı yapılır. Literatürde parçalı devre benzeticileri bulunmasıda rağman, bunların yapay sinir ağlarına uygulanması ilk defa olarak gerçekleştirilmiştir. Gerliştirilen benzetici, şu ana kadar gerçekleştirilmiş olan bütün benzeticileden hız ve yakınsama bakımından daha başarılıdır. Bu devre benzeticisi, yapay sinir ağlarının devre seviyesinde eğitilmesini sağlamaktadır. Madaline İÜ Kuralı devre benzeticisi ile entegre edildiği için, devre seviyesinde eğitme işlemini yapmak mümkün olmaktadır. Devre seviyesinde, benzetim ile eğitim yapma işlemi daha önceden hiç yapılmadığı gibi, denenen örnekler üzrinde çok başarılı sonuçlar elde edilmiştir. Bu devre benzeticisinin kullanımı, yapay sinir ağlarının gerçekleştirilmesi konusunda karşılaşılan bir çok sorunu ortadan kaldıracaktır. IV ABSTRACT Neural networks have gained popularity in the last few years due to their success in diverse applications. However, many applications require real time, or very fast operation. This is possible only with dedicated neural network hardware. Due to the inherently parallel nature of neural networks, digital realizations have not been feasible. Analog realizations, on the other hand, have been plagued by non-idealities in circuit behavior. In order to consider such non-idealities circuit level simulations should be performed. The circuit simulator introduced in this thesis makes use of the fact that neural networks with multilayer perceptron architecture consist of many decoupled blocks. The whole circuit can be partitioned into blocks during simulation and each partition can be simulated separately. Although partitioned simulators have appeared in the literature previously, they are applied to neural networks for the first time. The simulator outperforms all conventional simulators in both speed and convergence criteria. This simulator allows us to do training on the circuit level. On-chip training is implemented on the software because the circuit simulator is incorporated into the Madaline Rule III. On-chip training on the simulator has never been done before and has yielded extremely successful results for the examples we have tried. The use of this software will solve most of the problems with analog neural network implementations.
Collections