Design of low power decimation filter for sigma-delta analog digital converters

Abstract

Sigma-delta analog sayısal çevirici, ses uygulamaları gibi yüksek çözünürlüklü uygulamalarda sıklıkla kullanılır. Sigma-delta çevirici aşırı örnekleme işlemi kullanır ve bu sayede yüksek çözünürlüklere ulaşır. Örnekleme seyreltme işlemi, örnekleme frekansının düşürülmesiyle aşırı örnekleme işlemi sonucu oluşan gereksiz verilerin yok edilmesini sağlar. Sigma-delta analog sayısal çeviricinin sayısal bölümü, örnekleme seyreltme filtresi ve alçak geçiren filtreden oluşur. Sayısal alçak geçiren filtre, aşırı örnekleme işlemi sonucu bant dışına atılan kuantalama gürültüsünü zayıflatır. Sayısal filtreler aritmetik hesaplamalar gerçekleştirdiklerinden ötürü yüksek güç tüketirler. Düşük güç tüketen bir sigma-delta analog sayısal çevirici elde edebilmek için düşük güç tüketen sayısal filtre tasarlayabilmek önemlidir.Tezde, ses uygulamalarında kullanılacak bir sigma-delta çevirici için düşük güç tüketen örnekleme seyreltme filtresi gerçekleştirilmiştir. Çok katmanlı mimari kullanılmıştır. Örnekleme seyreltme filtresi, üçüncü dereceden bir CIC filtre, bir yarım bant filtre ve bir sonlu dürtü yanıtlı filtre kullanılmıştır. Giriş sinyalinin bant genişliği 20 KHz, örnekleme frekansı ise 2.5MHz olarak alınmıştır.Yarım bant ve sonlu dürtü yanıtlı filtrelerin katsayıları MATLAB programı kullanılarak elde edilmiştir. Filtreler çarpıcı kullanılmadan tasarlanmıştır. Filtre katsayıları, düşük güç tüketimi elde edebilmek için kanonik işaretli basamak gösterimiyle ifade edilmiş ve bu katsayılara yatay süper alt ifade eleme yöntemi uygulanmıştır.Ek olarak Mustafa Aktan'ın önermiş olduğu GAM algoritması kullanılarak half-band ve FIR filtreler tasarlanmıştır ve el ile tasarlanan filtreler ile kıyaslanmıştır.GAM algoritması filtre katsayılarındaki işaretli ikinin kuvvetleri (SPT) terimlerini kelime uzunluğunu mümkün olduğunca küçük tutarak azaltır. GAM algoritması filtre katsayılarına ortak alt ifade paylaşımı metodu uygular.Örnekleme seyreltme filtresi VHDL ile tasarlandı ve 0.35?m CMOS teknolojisi ile gerçeklenmiştir. Farklı besleme gerilimleri için güç tüketimi hesaplanmıştır. El ile tasarlanan örnekleme seyreltme filtresi için 3.3V besleme geriliminde 2.2 mW; 2.5V besleme geriliminde 1.1 mW; ve 1.2V besleme geriliminde 204 ?W güç tüketildiği görülmüştür. GAM algoritması kullanılarak tasarlanan örnekleme seyreltme filtresinde ise 3.3V besleme geriliminde 1.7 mW; 2.5V besleme geriliminde 859 ?W; ve 1.2V besleme geriliminde 159 ?W güç tüketildiği görülmüştür.

Sigma-delta analog digital converter ( ADC) is widely used for high resolution applications such as audio applications. Sigma-delta ADC uses the oversampling process; therefore, it can reach high resolutions. Decimation process downsamples the sampling frequency and eliminates the redundant data which are generated by the oversampling process. The digital part of the sigma-delta ADC contains decimation and low-pass filters. Digital low-pass filter attenuates the noise which is pushed out of band by the oversampling process. Digital filters perform arithmetic calculations. Thus, they consume power. Low power design of decimation filter is an important issue for achieving a low power sigma-delta ADC.In this thesis, a low power decimation filter for sigma-delta ADC for audio frequency is implemented. In order to achieve this goal, multistage decimation filter architecture is used. The decimation filter consists of a third order Cascaded Integrator Comb (CIC) filter, one half-band filter and one Finite Impulse Response (FIR) filter. In this design, input signal bandwidth is 20 KHz and sampling frequency is 2.5 MHz.Half-band and FIR filter coefficients are generated using Parks McCellan algorithm. Multiplierless filter design is used for achieving low power consumption. Filter coefficients are represented by Canonical Signed Digit (CSD) representation. Horizontal Super Subexpression Elimination (HSSE) method is applied to CSD coefficients.In addition, half-band and FIR filters are designed using GAM algorithm which is proposed by Mustafa Aktan to compare manual and CAD design results.GAM algorithm reduces the number of signed power of two (SPT) terms in the coefficients while keeping the quantization word length as small as possible. Common Subexpression Elimination (CSE) method is applied to the filter coefficients by the GAM algorithm.All filters are designed with VHDL and implemented in 0.35?m CMOS process. The power consumption is measured for different supply voltage values. For 3.3V supply, 2.2 mW; for 2.5V supply, 1.1mW; and for 1.2V, 204 ?W is dissipated for manual design of the decimation filter. Furthermore, for 3.3V supply, 1.7 mW; for 2.5V supply, 859 ?W; and for 1.2V, 159 ?W is dissipated for the decimation filter designed using GAM algorithm.