Approximate processor design with Risc-V isa

Abstract

Nesnelerin interneti (IoT)'nin yaygınlaşmasıyla beraber; düşük güç tüketimli, düşük maliyetli ve sınırlı kaynağa sahip IoT cihazlarının, geleneksel gömülü sistemlere göre daha kapsamlı bir yapıda olmasına ihtiyaç duyulmaktadır. Öğrenme gibi yeni kabiliyetlerin bu cihazlara eklenebilmesi için, güç tüketimi yeniden gözden geçirilmelidir. Yaklaşık hesaplama yöntemleri, hesaplamaların tam olarak doğru yapılmasından taviz vererek de olsa, güç tüketimini önemli ölçüde düşürebilmektedir. Bu tez çalışmasında, sınırlı kaynağa sahip IoT cihazları için yaklaşık hesaplama yöntemini kullanan bir işlemci tasarımı sunulmuştur. İki veri yolu olan bu işlemci, C++ programlama diliyle tasarlanmış ve Yüksek Seviye Sentez - High-Level Synthesis (HLS) - araçlarıyla sentezlenmiştir. Normal veri yolunda hesaplamalar tam olarak doğru bir şekilde yapılırken; yeni nesil, düşük maliyetli, kaynakları sınırlı ve öğrenme kabiliyeti olan IoT cihazlarında var olacağını düşündüğümüz yaklaşık veri yolu kısmında ise hesaplamalar yaklaşık olarak yürütülmektedir. Kontrol sinyalleri sayısını düşürmek için bitler gruplandırılmış ve hassasiyet seviyesi düşük bir doğruluk kontrolü mekanizması tasarlanmıştır. Yaklaşık veri yolunda işlenen terimlerin boyutları, performansı etkilemeden, dinamik olarak veri yolunda ayarlanmaktadır. Bu özellikler temelinde, yeni yaklaşık toplayıcı ve çarpıcı blokları literatüre sunulmuş ve RISC-V komut kümesi mimarisiyle tasarlanan bir işlemciye bu bloklar entegre edilmiştir. Sınıflandırma ve kümeleme gibi makine öğrenmesi algoritmalarını hedef alarak yapılan deneylerin sonucunda; önemli ölçüde güç tasarrufu, yüksek doğruluk seviyesiyle beraber elde edilebilmektedir. Tasarlanan işlemcinin uygulamaya özel tüm-devre (ASIC) tasarımında, eğitilmiş modeller ve test veri kümeleri üzerinde %23'e varan güç tasarrufu, en az %90 doğrulukla elde edilebildiği gösterilmiştir.

With the rise of the Internet of Things (IoT), low-cost resource-constrained devices have to be more capable than traditional embedded systems, which operate on stringent power budgets. To add new capabilities such as learning, power consumption planning has to be revised. Approximate computing is a promising paradigm for reducing power consumption at the expense of inaccuracy introduced to the computations. In this thesis, we propose a processor with approximate processing functionality for resource-constrained IoT devices. A microprocessor with a dual-datapath mechanism is described in C++ and synthesized with a High-Level Synthesis (HLS) tool. A standard datapath exists for the parts of applications where the calculation should be exact. Additionally, an approximate datapath, which includes approximate computing features that will be more likely to exist in the next generation, low-cost, resource-constrained, and learning IoT devices, is introduced. Coarse-grain control for setting the accuracy of approximate operations is adopted to reduce the number of control signals by grouping the bits so that they can be turned on-off simultaneously. The size of the operands of the approximate operators is dynamically adjusted at the data path without affecting the performance. Based on these features, we propose new approximate adder and multiplier designs and integrate these blocks with a CPU, which benefits from RISC-V ISA. Targeting machine learning applications such as classification and clustering, we have demonstrated that our processor reinforced with approximate operations can save power up to 23% for ASIC implementation while at least 90% top-1 accuracy is achieved on the trained models and test datasets.