Mikroişlemci mimarilerinde Boolean cebri üzerine geliştirmeler ve karşılaştırma işlemleri

Abstract

Mikroişlemci mimarileri 1960'lı yıllardan beri dünya genelinde gelişmektedir. Gelişim ilk yıllardan itibaren ivmelenerek devam etmiştir. Bu gelişimin fonksiyonel açıklaması Moore Yasası olarak izah edilmiş ve her 18 ayda mikroişlemcilerdeki bileşenlerin sayısının iki katına çıkacağı ve maliyetinin aynı kalacağı öngörülmüştür. Bu gelişim ilk yıllardan itibaren beklenenden fazla olmasına rağmen tek çekirdekli bir işlemciyi ele alındığında son on yılda işlemcilerdeki büyüme duraksamıştır. İşlemcilerde frekans artışı bu son dönemde 4Ghz bandı civarında kalıp, gelişmeler işlemcilerin çekirdek sayılarında ve mimari yapılarında olmuştur. Bu yazı kapsamında işlemci mimarilerinde, yüksek seviyeli yazılım dillerinin derleme sonucu performanslarında geliştirme ve eğitim açısından kod okunurluğunu artırmak amacıyla boolean cebrine ait işlemler, karşılaştırma ve dallanma işlemlerinde geliştirmeler planlanacak ve MIPS mimarisi üzerinde gelişimin nasıl olacağı anlatılacaktır.

Microprocessor architects have been developing around the world since the 1960s. The development has continued since the first years by increasing the acceleration. The functional description of this development has been explained as Moore's Law and it is predicted that the cost will be the same as twice the number of components in microprocessors every 18 months. Although this development has been expected to be more than expected from the first years, the growth of the processors has stagnated in the last decade when a single-core processor is considered. The increase in frequency in the processors has been in the 4GHz band in the last period, and the core numbers and architectural structures of the improvement processors. In this paper, processor architects will be developing boolean algebraic operations comparsion and branching operations in order to boost the readability of the high level software languages compiling results in terms of development performance and training also it will be explained how to develop on MIPS architecture.