A two phase approach for checking sequence generation

Abstract

Bu çalışmada Sonlu Durum Makinaları (SDM) bazlı sınamada yeni bir kontrol dizisi üretim yöntemi verilmektedir.Bu yöntem, yakın geçmişte öne sürülen ve problemin yaklaşık yarım asır önce ortaya konuluşundan berikullanılan tüm yöntemlerden farklı bir yaklaşıma sahip yeni bir yöntemi temel almaktadır.Yenilik olarak, agresif bir şekilde durum belirleme dizileriyle durumların tanınması yerine,kontrol dizisine daha sonra yapılacak eklentilerin bu sorunu çözeceği öngörülmektedir. Ancak bu yöntemin kontrol dizisi üretememeihtimali bulunmaktadır. Bu nedenle yine bu çalışma içerisinde verilen bir dizinin kontrol dizisi olup olmadığını kontrol edenbir yöntem de geliştirilmiştir. Eğer üretilen dizinin bir kontrol dizisi olmadığı anlaşılırsa, dizi ikinci bir aşamada tekrar ele alınıp yapılan eklentilerle bir kontrol dizisı haline getirilmektedir. Bu çalışmada yeni yöntemin mevcut yöntemlere göre daha kısa kontrol dizileri ürettiğini gösteren deneysel çalışmalar da sunulmaktadır. Bu deneysel çalışmalarda kullanılan Sonlu Durum Makinaları yine bu çalışma süresinde gerçekleştirilmiş bir rastlantısal SDM üretme aracı kullanılarak üretilmiştir.

A new method for constructing a checking sequence for finitestate machine (FSM) based testing is introduced. It is basedon a recently suggested method which uses quite a differentapproach than almost all the methods developed since theintroduction of the checking sequence generation problem aroundhalf a century ago. Unlike its predecessor which aggressively triesto recognize the states by applying identification sequences,our approach relies on yet to be generated parts of the sequencefor this. The method may terminate without producing a checkingsequence. We also suggest a method to check if a sequence is achecking sequence for this purpose. If it turns out not be a checkinga sequence, a post processing phase extends the sequence further. Wepresent the results of an experimental study showing that our two phaseapproach produces shorter checking sequences than the previouslypublished methods. This experimental study is performed on FSMs thatare randomly generated by using a tool implemented within this work tosupport this and other FSM based testing studies.