A Cache-independent benchmark suite

Abstract

ÖZET Günümüzde kullanılan değerlendirme programlarının çoğunun ön bellek erişim başarı oranı bire yakındır. Kodun küçük olması, az veri kullanılması ve sıralı program mantığı ön bellek denetleyicisinin gereken bilgileri önceden hazırlamasına neden olmaktadır. Ön bellek denetleyicisi büyüdükçe değerlendirme programlan daha hızlı çalışarak işlemcinin hızını hatalı değerlendirmektedir. Bazen, değerlendirme programının kodu ve verisinin ön belleğe tamamıyla sığması, kullanıcının ana belleği sınamasına engel olur. Böylece, değerlendirme programlarının iki sistem için verdikleri sonuçların incelenmesince, sistemlerden birinin başarısı yalnızca daha büyük bir ön belleğe sahip olmasından kaynaklanıyor olabilir. Bu tezde gelişigüzel adresleme kullanılarak, veri boyutu ön belleğe göre oranlanarak ve aynı adres mümkün olduğu kadar seyrek adreslenerek ön bellek başarı oranı oldukça düşük dört tane değerlendirme programı geliştirilmiştir. Değerlendirme programları bir sistemin çeşitli ön bellek büyüklükleri için aynı sonuçlan vermişlerdir. Ancak, ön belleğin mevcudiyetinden kaynaklanan içsel bir başarım söz konusudur. Kodun yerelliği, döngü sayaçlarının tekrar tekrar kullanılması ve ara değişkenlerinin kullanımı yalnızca bir kilobayt büyüklüğünde bir ön belleği bulunması halinde dahi içsel bir başarım artışına neden olmaktadır.

IV ABSTRACT Most of the benchmarks currently being used execute at a hit ratio close to one. Since the code is very small, only a small amount of data is accessed and the sequential logic of the program enables the cache controller to anticipate the memory accesses. As cache size increases, the benchmark programs execute faster, which is a false indicator of the processor speed. In some cases, the benchmark code and data fit completely into the cache, preventing the user from testing the memory subsystem at all. Consequently, while comparing benchmark results for two systems, higher performance of one of the systems might mean only the existence of a larger cache. In this thesis, four benchmarks with low temporal and spatial data locality have been developed by scaling the data size, making random references and referring to the same addresses as scarcely as possible. The benchmarks have yielded approximately the same results for various cache sizes of a system. However, there is an inherent increase in performance caused by the existence of a cache. The locality of code and repeated access of loop counters and intermediate variables cause an increase in performance even with the existence of one kilobyte of cache.