Design of A DET architecture with VHDL

Abstract

ÖZET Bu çalışmada, hızlı l-Boyutlu (1-D) ve 2-Boyutlu (2-D) Ayrık Kosinüs Dönü şümü (DCT) algoritmalarının Uygulamaya Özgü Tümdevre (ASIC) olarak gerçeklen- meleri amaçlanmıştır. 1-D ve 2-D DCTVın hesaplanması için iki ayrı hızlı algorit ma verilmiştir. Bu algoritmalar temel alınarak 2-nokta, 4-nokta, 8-nokta ve 4x4 2-D DCT'nin etkili birer Çok Geniş Çapta Tümleştirilmiş Devre (VLSI) olarak gerçeklen- meleri için mimari yapılar önerilmiştir. Bu mimari yapıların başarımlarını artıracak pratik tasarım prensipleri belirlenmiştir. Bu mimari yapıların ASIC tasarımı için ta- vandan-tabana bir tasarım metodu izlenmiş, bu mimari yapılan oluşturan yapı blokları da belirlenmiştir. Bu işlemin sonucunda önerilen DCT mimarilerinin kapılar bazında tasarımı elde edilmiştir. Son olarak DCT'lerin ve yapı bloklarının önerilen mimarile ri Çok Hızlı Tümdevre Donanım Tanımlama Dili (VHDL) yardımıyla modellenmiştir. Önerilen mimarilerin işlemsellikleri, güvenilirlikleri ve başarından geniş VHDL benze timleri yardımıyla değerlendirilmiştir.

IV ABSTRACT This study is about the ASIC implementation of a fast 1-D and a fast 2-D DCT algorithm.Two algorithms for the fast computation of 1-D and 2-D DCTs are presented. Next, architectures for the efficient VLSI implementation of 2-point, 4- point, 8-point, and finally 4x4 2-D DCTs based on these algorithms are proposed. Practical design principals that should be exploited for efficient implementation of the proposed architectures are determined. A top-down design methodology is followed for the ASIC design of proposed architectures. The blocks and the subblocks used in those architectures are determined and implemented. At the end of that procedure a gate-level VLSI implementation of the DCT architectures is obtained. Finally, the proposed architectures for the computation of 1-D and 2-D DCTs and the blocks used in that architectures are modeled in VHDL. The functionality, the reliability, and the performance of the proposed architectures are evaluated through extensive VHDL simulations.