Show simple item record

dc.contributor.advisorDündar, Günhan
dc.contributor.authorYilmaz, Ender
dc.date.accessioned2020-12-04T11:08:05Z
dc.date.available2020-12-04T11:08:05Z
dc.date.submitted2006
dc.date.issued2020-11-19
dc.identifier.urihttps://acikbilim.yok.gov.tr/handle/20.500.12812/76912
dc.description.abstractBu çalışmada, tümdevre serim oluşturum aracı olan ALGv3 sunulmuştur. ALGv3,kendisi gibi Boğaziçi Üniversitesinde geliştirilen ALGv2'nin devamıdır. ALGv3, dürtbölümden oluşmaktadır; modül üretimi, bölüştürme, yerleştirme ve yol atayıcı.Modül üreticisi, basit tranzistörler oluşturabildiği gibi iç içe girmiş ve ortak merkezlitransistor yapılarını da oluşturabilir. Modüller performans kriterleri gözetilerek üretilir.Oluşturulan modullerin parametreleri olan parasit değerler, eşleştirme ve en-boy değerleri birmaliyet fonksiyonunda bir araya getirilmiştir. Bu maliyet fonksiyonu, modüllerin üretimparametreleri olan katlanma sayısı veya iç içe girme sayısının en uygun değerlerini bulmaktakullanılır.Tranzistörler, yerleştiricinin işini kolaylaştırmak için bölüştürülürler. Dervredeki iyibilinen yapılar bulunur, bu yapıların tranzistörleri yerleşim aşamasında bir arada tutulur.Bu aracın yol atayıcı kısmı henüz tamamlanmadı, düğümler birleştiriliyor fakat buyollar katman seviyesine aktarılmıyor.
dc.description.abstractIn this work an analog layout automation tool, ALGv3, is presented. ALGv3 issuccessor of ALGv2, which was also designed at Bogazici University. ALGv3 is composed offour parts; module generator, partitioner, placer and router.Module generator is capable of generating simple transistors as well as complexstructures such as merged, interdigitized and common centroid transistors. Modules can begenerated in a performance oriented manner. Parameters of modules that are extracted in thegenerator such as parasitic values, matching and aspect ratio values are combined in a costfunction. This cost function is used to find the optimum generation parameters such as foldnumber or quad number for module generator.Transistors are partitioned into groups in order to ease the job of placer. Well knownstructures are recognized in the circuit and transistors of the same group are kept together inplacement step.Router is not finished yet, the total currently routes the nodes, but these routes are notconverted to actual layers.en_US
dc.languageEnglish
dc.language.isoen
dc.rightsinfo:eu-repo/semantics/embargoedAccess
dc.rightsAttribution 4.0 United Statestr_TR
dc.rights.urihttps://creativecommons.org/licenses/by/4.0/
dc.subjectElektrik ve Elektronik Mühendisliğitr_TR
dc.subjectElectrical and Electronics Engineeringen_US
dc.titleAnalog layout generation
dc.title.alternativeAnalog tümdevre için serim oluşturumu
dc.typemasterThesis
dc.date.updated2020-11-19
dc.contributor.departmentElektronik Mühendisliği Anabilim Dalı
dc.identifier.yokid153262
dc.publisher.instituteFen Bilimleri Enstitüsü
dc.publisher.universityBOĞAZİÇİ ÜNİVERSİTESİ
dc.identifier.thesisid181209
dc.description.pages103
dc.publisher.disciplineDiğer


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

info:eu-repo/semantics/embargoedAccess
Except where otherwise noted, this item's license is described as info:eu-repo/semantics/embargoedAccess