Power analysis and low power realization of digital filter structures

Abstract

Sayısal süzgeçler, Sayısal Sinyal İşleme uygulamaları içinde önemli bir yertutmaktadır. İmge işleme, ses işleme, bilgi aktarımı vb. konularda geniş bir kullanım alanıvardır. Sayısal süzgeçler sistemdeki parazitleri azaltmak, sinyallerden bilgi etmek gibialanlarda kullanılır. Bu süzgeçler tamamen optimize edilip yapılsalar dahi yüksek güçtüketirler ve fazla yer kaplarlar. Bunun nedeni süzgeçlerde kullanılan çarpma ve bölmemimarileridir.Bu süzgeçler fazla miktarda çarpma işlemi içerir. Ama eğer sabit katsayıkullanılırsa çarpma işlemi toplama, çıkarma ve kaydırma işlemleriyle ifade edilebilir.Katsayılarda işaretlenmiş sayı gösterimi ve alt ifade paylaşımı kullanarak çarpmadakitoplama işlemlerinin sayısını azaltabiliriz. Buda daha az güç tüketimi olmasını sağlar.Tezde, Sonlu Dürtü Yanıtlı süzgeç mimarisi üzerinde çalışıldı. Değişik bir alt ifadepaylasım algoritması geliştirildi. Alt ifadeler seçilirken toplama derinliğinin en azdatutulması sağlandı. Toplama derinliğini en düşük seviyede tutmak diğer alt ifadealgoritmaları ile karşılaştırıldığında fazladan birkaç tane toplama işlemine neden oldu amatoplama derinliğini düşük tutmak gecikmeyi ve istenmeyen geçişleri düşürdü. Algoritmadaen az uzunlukdaki alt ifadelerin seçimine öncelik verildi. Bu da toplama işlemlerinin içindekullanılan tam toplayıcıların sayılarını düşürdü.

Digital Filters are important for Digital Signal Processing (DSP) systems. They arewidely used in image, speech processing, data transmission. Digital Filters can be used toreduce noise in the system, get information from the signal, etc. However, these filtersconsume high power even if they are made in a full custom fashion. The reason is themultiplications or divisions in the filters.The filters include large number of multipliers. However, if constant coefficientsare used in the filter, multiplier operations can be represented by adders, subtractors andshift operations. By using Canonic Signed Digit (CSD) representation and makingsubexpression sharing on the coefficients, the number of adders in the multiplier whichleads to less area and less power consumption.In this thesis, Finite Impulse Response (FIR) filter structures are studied. Adifferent subexpression sharing algorithm is created to select appropriate subexpressions.Subexpressions are selected such a way that the adder depth is minimized. Minimizingadder depth caused few more adders compared to the other subexpression sharingalgorithms. However, minimizing the adder depth minimizes the delay and glitches. In thealgorithm, the minimum length subexpressions are selected first. Therefore, the full adders(FAs) used in the adders are reduced.