RİSC-V based triple modular redundant CPU design for space applications

Abstract

Uzaydaki yüksek radyasyon seviyesi nedeniyle arızaya dayanıklı işlemciler uzay araçları için elzemdir. Gerekli güvenilirlik seviyesi radyasyona dayanıklı özel işlemciler tarafından sağlanabilir, ancak bu işlemcilerin maliyeti yüksektir. Küp uyduların yaygınlaşması ile birlikte, düşük maliyetli uzay araçlarında ticari kullanıma hazır komponentlerin kullanımı artmıştır. Hazır işlemci tasarımları, üçlü modüler yedekleme sayesinde radyasyona dayanıklı ASIC prosesleri ve FPGA'ler gibi maliyetli unsurlar kullanılmadan daha güvenilir hale getirilebilir. Bu tezde, açık kaynaklı PicoRV32 çekirdeğine kaba taneli TMR uygulayarak hataya dayanıklı konsept bir RISC-V işlemci tasarımı sunulmaktadır. Kaba taneli TMR uygulamasını gerçekleştirmek için, word oylayıcılar işlemcinin iç yapısında değişiklik yapılmadan bellek anayoluna bağlanmıştır. Geleneksel bit-by-bit oylayıcılar yernine word oylayıcıların kullanılması, birden çok modülde aynı anda gerçekleşebilecek hataları ortaya çıkartarak hata tanılama kapasitesini arttırmaktadır. Bunların yanında, yazılımın oluşan hatalardan haberdar olmasını sağlayan ve işlemcileri yeniden başlatabilen bir TMR kontrol modülü tasarlanmıştır. Bu modül yazılımın hata kurtarma prosedürlerini başlatmasına yardımcı olabilir. Son olarak sistemin sentez çıktıları, ince taneli TMR kullanan benzer uygulamalarla karşılaştırılmıştır. Ön sonuçlar, tasarlanan kaba taneli TMR mimarisinin, hazır IP bloklarının daha düşük geliştirme eforu sarf edilerek korunmasında kullanılabileceğini göstermektedir. Bu tasarımlar düşük bütçeli uzay uygulamaları için faydalı olabilir.

Fault-tolerant processors are essential for spacecraft because of the high-radiation environment of space. While the required reliability can be achieved by using specialized radiation-hardened processors, the cost is prohibitive. With the advent of CubeSats, low-cost spacecraft started to increasingly rely on non-radiation-hardened commercial-off-the-shelf components. Triple-modular redundancy can be applied to existing processor designs to increase reliability without using costly radiation-hardened ASIC processes or FPGAs. In this thesis, we demonstrate a conceptual fault-tolerant RISC-V processor by applying coarse-grain TMR to the open-source PicoRV32 core. To implement coarse-grain TMR, we attached word voters to the memory bus without modifying the internal structure of the processors. Using word voters increases error detection capability by revealing multi-module errors which can be masked by conventional bit-by-bit voters. Moreover, we propose a TMR controller module that can relay fault conditions to software and reset the CPUs. The module can help software to facilitate fault recovery procedures. Finally, we compare the synthesis results of our demonstration system with similar applications that use finer-grain TMR implementation. Our preliminary experiments show that the proposed coarse-grain TMR architecture can be used to protect ready-made IP cores with less development effort, which can be useful for low-cost space applications.