Design of a 3 GS/s current steering DAC

Abstract

Sayısal devreler daha kolay tasarım ve test otomasyonları sayesinde her alanda yaygınlaşmış olmasına rağmen, gerçek dünya analog bir yerdir. DAC devreleleri, sayısal domende kolayca işlenmiş işaretlerin tekrar analog domene dönüştürülmesini sağlarlar. Yerel osilatörler, işaret üreteçleri ve diğer modern haberleşme sistemleri yüksek hızlı DAC kullanırlar. Akım anahtarlamalı DAC mimarisi, yüksek hızlı uygulamarda en sık ratlanan mimaridir. DAC için en önemli kriter, çıkış işaretinin spektral performansıdır ve statik ve dinamik hatalar çıkış spektral performansını düşmesine sebep olmaktadırlar. Bu tez çalışmasında 65nm CMOS proseste tasarlanmış 12-bit çözünürlükte 3 GS/s çalışma frekansında DAC sunulmaktadır. DAC bloklarının tasarımı, statik ve dinamik hata mekanizmaları göz önünde bulundurularak gerçekleştirilmiştir. Benzetim sonuçlarında 3 GHz çalışma frekansı ve tipik proses koşulu için 60 dB'ye varan SFDR elde edilmiş ve DAC güç tüketimi 922 mW olarak gözlemlenmiştir. Yapılan ölçümlerde ise DAC'ın 65 dB'ye kadar varan SFDR ve 830 mW güç tüketiminin olduğu görülmüştür. Son olarak, DAC'a ait toplam aktif alan 1 mm2 dir.

Even if digital circuits are ubiquitous thanks to the easier design and test automation, the real world is an analog place. DACs are the circuit blocks which allow converting the signals which are easily processed in digital domain to the analog domain. Local oscillators, arbitrary waveform generators and other modern communication systems utilize high speed DACs. Current steering DACs are the prevalent architectures for high-speed applications. Spectral purity of the DAC output is the main performance consideration and degraded by dynamic and static errors. In this thesis work a 12-bit 3 GS/s current steering DAC designed in 65nm CMOS process is presented. The design of the blocks in the DAC are examined through considering dynamic and static error mechanisms. Simulation results show that the DAC has SFDR up to 60 dB with the power consumption of 922 mW for typical process conditions and 3 GHz operating clock frequency. Besides, during measurements the DAC reaches SFDR up to 65 dB and has a power consumption of 830 mW. Finally, the active area of the DAC is 1 mm2.