Süperskaler mimarilerde performans artışı için bir model

Abstract

Süperskaler işlemciler RISC tabanlı ve birden çok isnattı olan işlemcilerdir Birden fazla komut aynı anda işlemciye yayınlanabilir. Bu komutlar arasında veri bağımlılığı ve kaynak çatışmalarının ortadan kaldırılmış obuası gerekmektedir. Bir çevrim süresinde süperskaler işlemciye ne kadar çok komut yayılanırsa, performans o denli artacaktır. Özellikle, komutlar program sırası dışında işlemciye yayınlandığında, süperskaler işlemciler en yüksek performansa ulaşırlar. Program sırası dışında komut yayınlandığında oluşacak bir kesme durumunda kesmenin kotarılması, program sırasına göre komut yayınlayan bir işlemcideki kesmenin kotarılmasına göre daha karmaşık olmaktadır. Kesmelerin kotarılması için geliştirilmiş olan çeşitli çözüm yöntemleri vardır. Bu yöntemler yemden sıralama tamponu, tarih dosyası, gelecek dosyası gibi yöntemlerdir. Bu yöntemlerin hepsi kesmeleri precise olarak kotarmaktadır. Bu tezde kesme kotarma işlemi için farklı bir yöntem önerilmiştir. Bu yöntem, kesmelere imprecise olarak yaklaşmaktadır. Yönteme Gölge Tutucu Yığın yöntemi denmiştir. Önerdiğimiz bu yöntem yapılan simülasyonla önceki yöntemlerle hem performans hem de maliyet olarak karşılaştırıldı. Elde edilen verilere dayanarak gölge tutucu yığın yönteminin başarılı olduğu sonucuna varılmıştır.

ABSTRACT Superscalar processors are RISC-based machines with multiple instruction pipelines. Many instructions can be issued simultaneously and many results can be generated per cycle. Independent instructions can be executed in parallel in superscalar processors. Superscalar processors achieve high performance as they simultaneously dispatch multiple independent instructions and obtain more than one result per cycle. Potentially, out-of-order issue of instructions results in higher performance than in-order issue; but in this case the interrupt handling mechanism becomes much more complicated. There are some interrupt handling hardware solutions which use precise interrupt model. These methods are reorder buffer, history file, future file which are all precise interrupt handling schemes. In this thesis, an imprecise interrupt handling mechanism is proposed for superscalar processors which employ out-of-order issue policy to achieve high performance. The proposed scheme is called shadow latch stacks. We made performance and hardware cost comparison between shadow latch stack and the other schemes. The simulation study showed that shadow latch stack seemed to be promising in superscalar processors. VI