Kısa kanallı CMOS devrelerin yapay sinir ağları ile üretim teknoloji parametrelerinden bağımsız tasarımı

Abstract

Mikroelektronik devrelerin boyutları, teknolojinin hızla ilerlemesi ile son yıllarda oldukça küçülmüştür. Bu durumda devrelerin istenen kıstasları sağlaması için tasarımcının devre parametrelerini çok dikkatli bir şekilde belirlemesi gerekmektedir. Teknoloji parametrelerinin değişmesiyle aynı devre, aynı transistör boyutlarıyla farklı sonuçlar üretebilmektedir. Bu yüzden her yeni teknoloji için transistör boyutlarının devrenin performansını olumsuz yönde etkilemeyecek şekilde yeniden seçilmesi gerekmektedir.Çok büyük ölçekli tümdevre tasarımında, bir tasarımcının dikkat etmesi gereken birçok kıstas söz konusudur. Bunların başında; devrenin harcadığı güç, kapladığı alan, içerdiği transistör sayısı ve transistörlerin boyutları gelmektedir. Bu tezde amaç, analog ve sayısal devre tasarımlarında kullanılan temel blokların, teknoloji değişimine göre, simülasyon yapmaksızın yukarıda belirtilen kıstaslarının yapay sinir ağları ile tahmin edilebilirliğini göstermektir. Benzer şekilde bir diğer amaç da; temel analog ve sayısal devrelerde istenen çıkışları sağlayabilen transistör boyutlarını (kanal boyu ve kanal genişliği) yapay sinir ağları ile yine teknoloji parametrelerinden bağımsız olarak belirleyebilmektir.Çok karmaşık, uzun ya da çok sayıda düzensiz bilgi taşıyan verilerin çözümlenebilmesinde, insan algısının ya da var olan bilgisayar tekniklerinin sonuca ulaşmada zorluklarla karşılaşabileceği benzer tüm işlemlerde, üstün yeteneklerinden dolayı yapay sinir ağları kullanılır. Eğitilmiş bir sinir ağı yeni ve tanımlanmamış durumlar, yani yeni özellikli girdiler için farklı çıkışlar sağlayabilir. Bu tezde, teknolojiden bağımsız devre tasarımı işlemi, yapay sinir ağlarının bahsedilen özelliklerinden yararlanarak daha az hesapla ve daha kısa sürede yapılmaya çalışılacaktır. Böylece, tasarımcı daha önceden eski teknoloji ile tasarımını yaptığı temel blokları, küçülen teknoloji boyutları karşısında yeniden tasarlamak yerine, devreden istenen çıkışları yapay sinir ağına uygulayarak yeni teknoloji için devre boyutlarını yapay sinir ağı çıktılarından elde edebilecektir.

The area of microelectronic circuits get smaller by the technology development in recent years. In such a case, the designer should modify the circuit parameters very carefully in order to meet the design constraints. By the changes of technological parameters, the same circuit with the same transistor sizes can produce different results. Therefore, transistor sizes should be chosen properly not to affect the performance of the circuit for each new technology.There are so many constraints for a designer in very large scale integrated circuit design. Power dissipation, the circuit area, included transistor number and transistor sizes come at the beginning of these constraints. The aim in this thesis is to prove that the design constraints of fundamental blocks used in analog and digital circuits mentioned above can be predicted using artificial neural networks according to the changes in technology without making simulation. Similarly, another aim of this thesis is to determine the transistor sizes of fundamental blocks used in analog and digital circuits that provides desired outputs using artificial neural networks.Artificial neural networks are used in analyzing the data including complex, long or chaotic information or similar works that human perception or computer skills have complications to access to the results due to their excellent capabilities. The trained neural network can supply new results for new and undefined states, i.e. for the inputs of carrying new features. In this thesis, technology independent circuit design is completed with less calculations and time using artificial neural networks with their characteristics mentioned before. Hence, instead of redesigning fundamental blocks that designed with old technology before, the designer can reach to transistor sizes by applying the desired outputs to neural networks for new technology