A compact cryptographic processor for IPSec applications

Abstract

Entegre edilmiş işleme-özgü şifreleme alt-işlemcileriyle birlikte çalışan, az alan kaplayan bir işlemci tasarlanmış ve gerçeklenmiştir. İşlemci ağırlıklı olarak şifreleme işlemlerinde yoğun işlemci gücü gerektiren IPSec uygulamaları için amaçlanmıştır. Sunulan tasarımda, bu işleme gücü özel şifreleme alt-işlemcileri yoluyla elde edilmektedir. Bunlar, ana işlemciye genel bir esnek arabirim aracılığı ile bağlanmış olan bir AES çekirdeği, bir SHA-1 çekirdeği ve bir Montgomery modüler çarpıcısıdır. Tasarlanan işlemci çekirdeği, Zylin İşlemci Birimi (ZPU) çevirici programları kullanımına izin verecek şekilde, ZPU komut seti ile tamamen uyumludur. Gerekli olan komutların en küçük kümesi donanımsal olarak gerçeklenmiş, geri kalan komutların ise yazılımsal olarak benzeri yapılmıştır. Şifreleme işlemcisinin işlevselliği ve IPSec uygulamaları için uygunluğu, örnek IPSec protokollerinin C-kodu olarak gerçeklenmesi ile gösterilmiştir. Bu kodlar, makine koduna çevirilip işlemci üzerinde çalıştırılmıştır. Ortaya çıkan işlemci, örnek kodlarla beraber, donanım/yazılım ortak tasarımı ile IPSec protokol ve bileşenlerinin performans değerlendirme gösterimi için bir deneme platformu sunmaktadır.

A compact cryptographic processor with custom integrated cryptographic coprocessors is designed and implemented. The processor is mainly aimed for IPSec applications, which require intense processing power for cryptographic operations. In the present design, this processing power is achieved via the custom cryptographic coprocessors. These are an AES engine, a SHA-1 engine and a Montgomery modular multiplier, which are connected to the main processor core through a generic flexible interface. The processor core is fully compatible with Zylin Processor Unit (ZPU) instruction set, allowing the use of ZPU toolchain. A minimum set of required instructions is implemented in hardware, while the rest of the instructions are emulated in software. The functionality of the cryptographic processor and its suitability for IPSec applications are demonstrated through implementation of sample IPSec protocols in C-code, which is compiled into machine code and run on the processor. The resultant processor, together with the sample codes, presents a pilot platform for the demonstration of hardware/software co-design and performance evaluation of IPSec protocols and components.