The fast and efficient implementation of Prince algorithm on FPGAs by extending the instruction set of a processor

Abstract

Bu calışmada, IoT cihazları için geliştirilen kriptografik algoritmalardan biri olan Prince algoritması gecikme ve kaynak kullanımı kriterleri açısından verimli olacak bir şekilde gerçeklenmiştir. Bahsedilen kriterler günümüz IoT uygulamalarının hemen hemen hepsinde önem arz etmektedir. Bahsedilen kriterlerde başarıyı sağlamak için algoritma, Saf Kaydedici Transfer Seviyesi (RTL) tasarımı, Yüksek Seviye Sentez (HLS), standart işlemciler ve özelleştirilebilen işlemci tasarımları ile gerçeklenmiştir. Bizim bu calışmada asıl amacımız; özelleştirilebilir işlemcinin gerekli değişiklikleri yapıldığı taktirde yukarıda bahsedilen kriterleri sağlayabileceğini göstermektir. Yapılan çalışmalar sonucunda da tasarımsal değişiklikler ile birlikte özelleştirilebilir işlemcinin gecikme ve kaynak kullanımı dengesi bakımından diğer gerçeklemelerden daha optimize bir şekilde çalıştığı saptanmıştır

In this study, the Prince algorithm, which is one of the cryptographic algorithms developed to be used for IoT devices, has been implemented in an efficient way in terms of latency and resource usage criteria. The mentioned criteria are significant in almost all of the IoT applications that are used recently. In order to ensure success in the mentioned criteria, the algorithm has been implemented with Pure Register Transfer Level (RTL) design, High Level Synthesis (HLS), standard processors, and customizable processor designs. The main object of this study is to show that the customizable processor is available to meet the criteria mentioned above when the necessary changes have occurred. As a result of the studies, it has been determined that the customizable processor works more optimized than other implementations in terms of latency and resource usage balance, along with the design changes.