Hızlı Fourier dönüşümünün programlanabilir kapı dizilerinde uygulanması

Abstract

Son zamanlarda mobil haberleşme teknolojisinin gelişmesiyle aynı bantta birden fazla kullanıcı ve hızlı veri gönderimi ihtiyaçlarından dolayı Dikgen Frekans Bölmeli Çoğullama (OFDM) tekniği kullanılmaya başlanmıştır. OFDM teknolojisi verilerin alt kanallara bölünmesi ve birbirine dik bu taşıyıcıların üst üste iletimine imkân sunarak bant genişliği tasarrufu sağlamaktadır. Ancak, bu modülasyon tekniğinin gerçek zamanlı uygulamalarda başarılı olabilmesi için hızlı ve etkili işlemcileri kullanması gerekmektedir. Kablosuz haberleşmede modülasyon tekniği için en etkili yöntemin Hızlı Fourier Dönüşümü (FFT) tabanlı OFDM uygulaması olduğu kanıtlanmıştır. FFT OFDM uygulamalarında en işlem-yoğun kısımdır. Bu yüzden FFT işlemlerinin en hızlı şekilde, karmaşıklığı, donanımı ve güç tüketimini azaltacak algoritmalar ile gerçeklenmesi önem arz etmektedir. Bu talepler, yazılım uygulamalarının başarısız olduğu yüksek performans gerektiren işlemlerde Uygulamaya Özel Tümleşik Devreleri (ASIC) ile karşılanmaya çalışılmıştır. Son zamanlarda Alanda Programlanabilir Kapı Dizileri (FPGA) teknolojisi oldukça gelişmiş olup, karmaşık ve hızlı işlem yapabilme yeteneğinin yanı sıra yeniden programlana bilirlik özelliğiyle gerçek zamanlı FFT uygulamalarında önemli rol oynamaktadır. FPGA platformlarında FFT algoritmaları uygulanırken hedef, verimliliği en üst düzeye çıkarmak ve kullanılan eleman sayısını en aza indirmektir. FPGA' lerin hızlı işlem yapabilme kabiliyeti ile geniş bant sayısal iletişim sistemlerinde yer alan gerçek zamanlı FFT uygulamalarında başarılı olduğu görülmektedir.Doktora tez çalışmasında radiks-2 DIF algoritması kullanılarak olabilecek en hızlı hafıza-tabanlı FFT çalışmaları yapılmıştır. Çoğu FPGA üzerinde bolca bulunan çift-portlu hafıza yapıları kullanılmış ve OFDM için büyük kolaylık ve ilerleme sağlayacağı öngörülmüştür. Radiks-2 DIF algoritması ile çift-portlu hafıza yapılarına uygun yeni adresleme algoritmaları geliştirilmiştir. Hafıza kullanımını ve operasyon süresini en aza indirmeyi hedefleyerek bulunan adresleme algoritmalarının VHDL ile uygulaması yapılmıştır.

Recently, with the development of mobile communication technology, Orthogonal Frequency Division Multiplexing (OFDM) technique has started to be used due to the usage of multiple users in the same band and fast data transmission requirements. OFDM technology allows bandwidth savings by dividing data into sub-channels and overlapping these carriers orthogonal to each other. However, in order for this modulation technique to be successful in real-time applications, it needs to use fast and effective processors. The Fast Fourier Transform (FFT) based OFDM application has proven to be the most effective method for modulation technique in wireless communication. It is the most transaction-intensive part in FFT OFDM applications. Therefore, it is important to perform FFT operations in the fastest way with algorithms that will reduce complexity, hardware and power consumption. These requests were tried to be met with Application Specific Integrated Circuits (ASIC) in high performance processes where software applications fail. Lately Programmable Gate Arrays (FPGA) technology has been very advanced and plays an important role in real-time FFT applications with its ability to perform complex and fast operations as well as its reprogrammable feature. When implementing FFT algorithms on FPGA platforms, the goal is to maximize efficiency and minimize the number of elements used. It is seen that FPGAs are successful in real-time FFT applications in broadband digital communication systems with the ability to perform fast transactions.In this doctoral dissertation study, the fastest memory-based FFT studies were performed using radix-2 DIF algorithm. Dual-port memory structures, which are abundant on most FPGAs, have been used and are predicted to provide great convenience and progress for OFDM applications. New addressing algorithms have been developed associated with the radix-2 DIF algorithm, which is convenient for dual-port memory structures. In order to minimize memory usage and operation time, the new addressing algorithms were found and implemented with VHDL.