İşlemcilerde düşük güç tüketimine yönelik yöntemler

Abstract

Üniversitesi :TOBB Ekonomi ve Teknoloji ÜniversitesiEnstitüsü :Fen BilimleriAnabilim Dalı :Elektrik ve Elektronik Mühendisliğ igTez Danışmanıs :Doç. Dr. M. Önder EFETez Türü ve Tarihi :Yüksek Lisans - Haziran 2007Y. Sinan HANAYËş Ë ËË ËISLEMCILERDE DÜSÜK GÜÇ TÜKETIMINE YÖNELIK YÖNTEMLERşÖZETBu tez mikroiş lemcilerde düşük güç tüketimine yönelik bazı yöntemler önerip, onlarıs sayrıntılı bir sekilde inceleyip ele almaktadır. Günümüzde daha yüksek işlem gücüneş stalep sürerken aynı zamanda daha düşük güç tüketimi de istenmektedir. Mooresyasasına göre 18 ayda bir, birim tümleşik devreye sığ dırılabilecek transistör sayısıs g2 katına çıkmaktadır. Bu işlemcilerin üstel olarak hızlanmasına olanak verirken,sdiğ er taraftan işlemcilerin daha yüksek frekanslarda çalışması tükettiğ i gücü deg s s gartırmaktadır. Dolayısıyla işlemcilerde güç tüketimine yönelik yeni yöntemleresihtiyaç duyulmaktadır. Genel olarak iki teknik öne sürülecektir; mikroişlemcilerdesdar değ erlerin açığ a çıkarılıp kullanılması ve hızlı karşılaştırıcı devre yapılarınıng g sskullanılması. Mikroişlemcilerde, dar değ erlerin varlığ ından faydalanarak güç tüke-s g gtiminin %36 oranında azaltıldığ ı gösterilecektir. Bu yöntem işlemcilerde üretilen veg stüketilen değ erlerin yazmaç genişliğ inden daha dar bir sekilde ifade edilebilmesineg sg şdayanır. Dar değ erler sayesinde işlemci yazmaçlarının üst kısımları kapatılarak, bug skısımların tükettiğ i durağ an güç azaltılmış olur. Çeşitli denek programlarla idealg g s syazmaç genişliğ i saptanıp bunun kullanılmasıyla elde edilecek güçten kazanım ortayasgkonacaktır. Buna ek olarak, dar değ erlerden faydalanılarak yazmaçlarda hatalaragkarşı önerilen hızlı bir sekilde değ er eşitliğ i üretme yönteminden bahsedilecektir.s ş g sgSon olarak da, güç kesintisi uygulayan uyku transistörlü devrelerin uyanma zamanınıbelirleme süresinin kısaltılması için devrelerin polinomlarla modellenmesi önerilecek,ve sonuçlar sunulacaktır.Anahtar Kelimeler: Mikroişlemciler, Düşük Güç Tüketimis siv

University :TOBB Economics and Technology UniversityInstitute :Institute of Natural and Applied SciencesScience Programme :Electrical and Electronics EngineeringSupervisor :Associate Professor Onder EfeDegree Awarded and Date :M.S. - June 2007Y. Sinan HANAYLOW POWER TECHNIQUES FOR SUPERSCALAR MICROPROCESSORSABSTRACTThis thesis proposes and analyzes some techniques aiming at reducing powerdissipation of superscalar microprocessors. Nowadays, the drive toward fastermicroprocessors continues while requiring low power dissipation at the same time.The Moore?s law states that the number of transistors that can be packed per integratedcircuit doubles every 18 months. Although this leads to the speed up of processorsexponentially, it also causes to the increase of power dissipation. Thus there is aneed for new techniques to reduce power dissipation. Two techniques are presentedin this thesis: exploiting narrow values and use of high performance comparators.With the use of narrow values a 36% reduction in power dissipation is achieved,and is presented in detail. This technique relies on the idea that some values insidethe registers can be represented with fewer bits than the datapath width. With thehelp of narrow values most of the signiï¬cant bits of registers are disconnected frompower supply and thus power dissipation of these bits are reduced. We use spec2000benchmark programs in order to identify optimum register width, and present powersaving with using this approach. Additionally with narrow values we propose afast parity generation in registers. Finally, we propose the modelling of circuitswith polynomials in order to reduce the wake up time of circuits which uses sleeptransistors.Key Words: Microprocessors, Low Power Consumptionv