Yazmaç öbeğini geçici hatalara karşı korumak için yerleşik karşılaştırıcılı sram bit hücrelerinin kullanılması

Abstract

Uzaydan dünyaya gelen yüklü ışınların veya alfa parçacıklarının neden oldukları geçici hatalar güvenilir mikroişlemcilerin tasarımında giderek önemli bir sorun haline gelmektedir. Transistör yoğunluğu ve işlemci alanı artışındaki eğilim önümüzdeki yıllarda geçici hataların daha da önem kazanacağını göstermektedir. Geçici hataların önlenmesinde yaygın olarak kullanılan artıklık yöntemleri, yüksek maliyetleri nedeniyle, başarım açısından hassas bir bileşen olan yazmaç öbeğinde kullanılmaya pek elverişli değildir. Pek çok çağdaş işlemcide üretilen sonuçları saklamak için büyük boyutlu bir yazmaç öbeği kullanılır ve saklanan değerler uzun süreler boyunca yazmaç öbeğinde kalabilirler. Yazmaç öbeğinin geçici hatalara karşı korunması büyük önem taşımaktadır. Bu tezde yazmaç öbeğinin gerçekleştiriminde kullanılan SRAM bit hücrelerinde devre düzeyinde değişiklik yapılarak verinin bir kopyasının daha tutulması ve yerleşik karşılaştırıcılar kullanılarak bu iki kopyanın birbiri ile karşılaştırılması ve bu sayede oluşabilecek bit hatalarının saptanabilmesi önerilmektedir. Yapılan deneysel çalışmalar ile önerilen tasarım kullanılarak düşük alan, güç ve gecikme maliyetleri ile yazmaç öbeğinin geçici hatalara karşı korunabildiği gösterilmiştir.

Soft errors caused by cosmic rays or alpha particles are becoming an increasingly important challenge in reliable microprocessor design. Transistor density, and die size trends show that soft errors will gain even more importance in the future. Due to their significant overheads, most common redundancy schemes used for protection against soft errors are not suitable for the register file which is a critical component for performance. Most contemporary processors employ a large physical register file to hold the produced results which may reside there for a long time. The register file is a crucial element of a microprocessor and is needed to be protected against soft errors. In this thesis, a modification to the design of the SRAM bit cells used to implement the register file is proposed to hold a redundant copy of the data and compare the two copies using built-in comparators to detect a possible bit fault. It is shown by experimental evaluations that the proposed design has low area, power and delay overheads and can protect the register file against soft errors.