The Performance of trellis coded modulation in rayleigh

Abstract

ÖZET Bu yüksek lisans tez çalışmasında, Ungerboeck tarafında önerilmiş olan 4 durumlu 2/3 oranlı kodlayıcı kullanılarak, TC 8-PSK modülasyon sistemi oluşturulmuştur. Bu modülasyon sisteminin frequency selective Rayleigh fading kanalda performansı incelenmiştir. Frequency selective Rayleigh fading kanal, farklı uzunluktaki yollardan gelerek alıcıya gecikmiş şekilde ulaşan sinyallerin olduğu düşünülerek modellenmiştir. Kanal impals tepkileri, bilgisayar simülasyonu ile oluşturulmuş ve oluşturulan kanal impuls tepkilerinin Rayleigh dağılıma sahip olduğu gösterilmiştir. Ayrıca kanal impals tepkilerinin, mobil alıcının hızı ile nasıl değiştiği incelenmiştir. Decision feedback eqalizer ve Viterbi decision feedback equalizer olmak üzere iki alıcı sistemi göz önüne alınmıştır. Tüm iletişim sisteminin bilgisayar simülasyonu yapılmış ve bu iki alıcı sisteminin bit hata olasılığı ve ardışıl hata olasılığı bakımından performansları karşılaştırılmıştır. Bit interleaving ve sembol interleaving tekniklerinin nasıl uygulandığı gösterilmiş ve iletişim sisteminin perfomansına etkisi incelenmiştir.

ABSTRACT In this thesis, Ungerboeck's 4 state, rate 2/3 encoder for Trellis coded modulation is examined with 8 Phase Shift Keying(PSK) Modulation in frequency selective Rayleigh fading channel. The frequency selective Rayleigh fading channel is modelled as multipath propagation with four delayed paths. The channel impulse responses of these four path are obtained by computer simulation. How the Rayleigh distribution is effected by the velocity of the mobile unit is also considered. Two different receiver structures are discussed. These are decision feedback equalizer(DFE) and Viterbi decision feedback equalizer(VDFE). The computer simulation of the whole communication system has performed. The comparison has been done in terms of the bit error and burst error rate performance. The use of interleaving technique in transmission systems is also considered. The effect of the bit interleaving and the symbol interleaving to the overall system performance is derived. The simulation results are given.