FPGA design securty with puf, obfuscation and partial reconfiguration

Abstract

Sahada Programlanabilir Kapı Dizinleri (SPKD) yeniden yapılandırılabilen sayısal devreler içeren, çok farklı uygulama alanlarında paralel programlama imkânı sunan yongalardır. Dinamik Kısmi Kendi kendini yeniden Yapılandırma (DKKY) özelliği ile SPKD yongaları birim alanda daha fazla işlem gücü sunabilmektedir. DKKY, SPKD'ye çalışma esnasında kendi kendisini yeniden yapılandırma olanağı sunarak birbirinden farklı donanım modüllerinin aynı kısmi yonga alanını farklı zaman aralıklarında kullanabilmesine imkân sağlar. Fakat bu uygulama sadece üst sınıf SPKD'ler için sağlanmıştır (problem 1). Bir diğer problem ise SPKD'nin programlama bit dizinlerinin kolaylıkla kopyalanabilmesidir. Bazı SPKD yongaları bu problemin üstesinden şifrelenmiş bit dizinleri kullanarak gelebilmektedir. Ancak bu özellikte yalnızca üst sınıf SPKD'lerde mevcuttur (problem 2). Bu özelliklere ek olarak, DKKY uygulamalarında şifrelenmiş kısmi bit dizinleri kullanılarak daha üstün güvenlik önlemleri sağlanabilir; ancak halihazırdaki herhangi bir SPKD yongasının böyle bir özelliği bulunmamaktadır (problem 3). Bu tez çalışması ile bu problemlerin hepsine bir çözüm olabilecek, alt sınıf Xilinx Spartan-6 SPKD yongaları üzerinde DKKY uygulamaları ve güvenli kısmi bit dizinleri oluşturulabilen bir yöntem sunuyoruz. Sunduğumuz DKKY yöntemi, modüler DKKY olanağı sunmaktadır. Bu özellik sayesinde, her yeni yapılandırmada SPKD tasarımında büyük değişiklikler yapılabilir. Ayrıca, sunduğumuz bu yöntem üst sınıf SPKD'ler için de uygulanabilir ve bu sayede kullanıcılar ilgili uygulamalara pahalı lisans ücretleri ödemekten kurtulabilirler. DKKY yöntemi ile birlikte, Fiziksel olarak Klonlanamaz Fonksiyonlar (FKF) ve donanım bulandırma yöntemlerini kullanan bir bit dizini güvenlik tekniği sunmaktayız. Kullandığımız yöntemler, SPKD bit dizinleri üzerinde tersine-mühendislik uygulamaları yapılmasını oldukça zorlaştırmaktadır. Oluşturduğumuz DKKY kontrol modülü, SPKD üzerinde sadece yüzde birlik bir alanı kullanmaktadır.

FPGAs contain reconfigurable digital circuits and offer parallel computing for a very broad range of applications. With Dynamic Partial Self Reconfiguration (DPSR), FPGAs offer even more computing power per unit chip area. DPSR allows an FPGA to reprogram itself partly during run-time and hence lets different hardware modules use the same chip area through time multiplexing. Unfortunately, DPSR is only offered on high-end FPGAs (problem 1). Another problem is that FPGA configuration bitstreams can be cloned like any other firmware. Some FPGAs support encrypted bitstreams. However, that is again available only on high-end FPGAs (problem 2). On top of that, encrypted partial bitstreams to be used with DPSR is a very useful feature, but then it is currently not offered on any FPGA (problem 3). With this thesis, we address all these problems through a methodology that implements DPSR and protected partial bitstreams on low-end Xilinx Spartan-6 FPGAs. This methodology can also be used with high-end Xilinx FPGAs thus letting users avoid expensive license fees of associated high-end tools. Our methodology supports modular partial reconfiguration and hence scales to cases where there are large differences between subsequent configurations. We offer bitstream protection through a Physical Unclonable Function (PUF) and HDL-level obfuscation. Obfuscation makes reverse engineering quite difficult, and our DPSR approach has only one percent area overhead.