FPGA ile bulanık mantığın donanımsal gerçeklenmesi

Abstract

FPGA İLE BULANIK MANTIĞIN DONANIMSAL GERÇEKLENMESİ Süleyman YAZICI Anahtar Kelimeler: Bulanık Mantık, Alan Programlamak Kapı Dizileri (FPGA), Yüksek Seviyeli Donanım Tanımlama Dili (VHDL), Kayan Noktalı Sayılar Aritmetiği. Özet : Bulanık mantık tabanlı çıkartım teknikleri, doğal dili kullanarak karmaşık sistemlerin dilsel terimlerle tanımlamasında pratik çözümler sağlamaktadır. Bulanık mantık uygulamalarında iki alternatif vardır. Bunlar donanım ve yazılım çözümleridir. Donanım uygulamalarında, çıkartım hızı yüksek, ancak tasarım süreci uzun, maliyet fazla ve esneklik yoktur. Yazılım uygulamaları ise bulanık kümeleri seçmede, operatörleri ve kural tabanlarını belirlemede esneklik sağlar. Fakat hız sınırlaması vardır. Alan Programlanabilir Kapı Dizileri (Field Programbale Gate Array, FPGA), tasarlanılan lojik devrenin, sayısal fonksiyonlarını yerine getirecek şekilde programlanabilen yapı olarak tanımlanabilir. Yüksek Seviyeli Donanım Tanımla Dili (Very High Description Language, VHDL), büyük sayısal tasarımların dokümantasyonu, doğrulanması, sentezlenmesi için kullanılan yüksek seviyeli bir programlama dilidir. Bu çalışmada, bir girişli-bir çıkışlı ve iki girişli-bir çıkışlı fonksiyonların, FPGA kullanarak bulanık modellemesi yapılmıştır. Bulanık sistemler, bulandırıcı, bulanık çıkartım mekanizması ve durulayıcı bloklardan oluşmaktadır. Girişin üyelik derecesinin belirlenmesinde, tablo yöntemi kullanılarak, girişe ait bulanık değerler FPGA'de bir ROM içerisinde tutulmaktadır. Sistemde, bulanık çıkartım metodu `çarpım` yöntemi ve durulama metodu `merkezi ortalama` yöntemidir. Modellemenin tüm aşamalarının tanımlanmasında VHDL kullanılmıştır. Üyelik fonksiyonlarının belirlenmesi için ROM' lar, çarpma ve toplama işlemleri için de çarpma ve toplama modülleri kullamlmaktadır. Sistemde kullanılacak FPGA'nın özelliklerine ve kapasitesine bağlı olarak, çarpma ve toplama modüllerinin sayısı farklılık gösterebilir. Bir girişli-bir çıkışlı sistemde, çarpma ve toplama modülleri paralel olarak çalışmaktadır. İki girişli-bir çıkışlı sistemde ise iki farklı uygulama yapılmıştır. Bunlardan birincisinde, 4 çarpma ve 3 toplama modülü kullanılmıştır. İkinci uygulamada ise, FPGA içerisindeki alan kullanımını azaltmak amacıyla 2 çarpma ve 1 toplama modülü kullamlmıştır. Burada, her adımda sadece iki çarpma işlemi eşzamanlı sonuç üretmektedir. Her iki uygulamada da sıralı işlemlerin kontrolü için bir kontrol modülü ve 4 bit kontrol sinyali kullanılmıştır. ıı

THE IMPLEMENTATION OF FUZZY LOGIC USING FPGA Süleyman YAZICI Keywords: Fuzzy Set Theory, Field Programable Gate Array (FPGA), Very High Description Language (VHDL), Floating Point Numbers Arithmetic. Abstract: Fuzzy logic-based inference techniquies provide a practical mechanism for describing the behavior of a complex system by means of linguistic terms similar to those employed in natural language. There are basically two alternatives for fuzzy inference systems implementation, one of them is based on software and the other on hardware. Hardware solutions achieve a very high inference speed but are characterized by their lack of flexibility because some limitations must be adopted in order to obtain a cost-effective dedicated hardware. Software solutions offers flexibility as one of its main features, the designer can choose any type of fuzzy sets, operators, and rule bases, but have the speed limitation. Field Programbale Gate Array's (FPGA), can be defined that execute dijital logic function of the disegned logic circuits. VHDL is a very high hardware description language that used for documentation, simulation and synthesis of complex digital desings. In this thesis, FPGA based fuzzy simulation designed of one input-one output and two input-one output functions. Fuzzy systems have three module that are fuzzifier, inference mechanism, defuzzifier moduls. Fuzzy inference and defuzzifier realizes in the same function. Product method used in Fuzzy inference module and Center-of- average method used in defuzzifier module. Membership degree of inputs, obtains from a ROM using table method. In this study design, used VHDL for descriptions of all steps. ROM's for membership degree of inputs, multiplier module and adder module for multiply process and addition process are used in these systems. Numbers of adder and multiplier modules can be changed according to the capacity and attribute of FPGA used in system. Adder and multiplier modules are processed parallel at one input-one output system. Two different applications are produced at two input-one output system. At the first application 4 multiplier and 3 adder modules are used. At the second application 2 multiplier and 1 adder modules are used for reduce used area in FPGA. Only multiplier modules process at the same interval in this application. A control module and a four bit control signal are used for controlling sequence processes in each applications. m