Show simple item record

dc.contributor.advisorBolat, Emine
dc.contributor.authorArslan, Hüseyin
dc.date.accessioned2020-12-29T12:54:40Z
dc.date.available2020-12-29T12:54:40Z
dc.date.submitted2018
dc.date.issued2018-12-03
dc.identifier.urihttps://acikbilim.yok.gov.tr/handle/20.500.12812/415401
dc.description.abstractBu tezde, robot çalışmasının hız optimizasyonu için TAA yöntemi kullanılarak FPGA üzerinde gerçeklenmiştir. FPGA Tabanlı Robot (FTR) çalışması ilk olarak algılayıcılar ile yol güzergâhının kaydını almaktadır. Ardından, yol güzergâhı kaydı üzerinde hız optimizasyonu yapılarak yolun daha hızlı bitirilmesi sağlanmaktadır. FTR çalışması üç aşamadan oluşmaktadır. Birinci aşamada, iki giriş yönteminden biri kullanılır. Birinci yöntem çizgi ile belirlenen yolun çizgi algılayıcı devre ile algılanıp FTR girişine aktarılmasıdır. İkinci yöntem ise kullanıcı yön seçiminin kablosuz algılayıcı ile FTR girişine aktarılmasıdır. FTR algılayıcı devrelerden gelen giriş verilerine göre yolu sabit hızda tamamlayarak öğrenmektedir. Öğrenme işlemi zamana bağlı yol ve vites veri tabanı oluşturularak yapılmaktadır.FTR, çalışmanın ikinci aşamasında yol veri tabanının tüm verilerine Tabu Araştırma Algoritması (TAA) uygulanmıştır. Yol veri tabanı üzerindeki komşu veriler TAA adımlarına göre eşleştirilmektedir. Eşleştirme işlemi benzer komşu verilerden birinin silinmesi ile yapılır. FTR çalışması yol veri tabanından silinen komşu veri sayısına göre vites veri tabanındaki vites değerini değiştirir. TAA sorgulamaları tamamlandığında yeni yol ve vites veri tabanları oluşturulur. FTR çalışmasının üçüncü aşamasında, yeni yol veri tabanı FTR hareket sistemlerine, vites veri tabanı da FTR vites sistemlerine aktarılır. FTR çalışması tamamlandığında, FTR birinci aşama yol kayıt süresi ile FTR üçüncü aşama uygulama süresi sırası ile FTR sayısal ekranında gösterilir. Uygulama yol güzergâhının dönemeç durumlarına göre bu süreler değişmektedir.
dc.description.abstractIn this thesis, it is implemented on FPGA using TAA method for speed optimization of robot operation. FPGA Based Robot (FBR) study first records the itinerary via sensors. Then, speed optimization is done on the road route recording to make the road finish faster. The FTR operation consists of three phases. In the first step, one of the two input methods is used. The first method is to detect the line by the line sensor circuit and transfer it to the FTR input. The second method is to transfer the the user direction selection with the wireless sensor to FTR inputs. The FTR learns by complementing the path at a constant speed according to the input data from the sensing circuits. The learning process is done by creating time dependent road and gear database.In the second phase of the FTR, the Taboo Search Algorithm (TAA) was applied to all the data of the road database. Neighboring data on the road database are criticized according to TAA steps. The FTR operation changes the gear value in the gear database according to the number of neighboring data deleted from the road database. When the TAA inquiries are completed, new road and gear databases are created.In the third stage of the FTR operation, the new road database is transferred to the FTR motion systems, and the gear data base is transferred to the FTR gear systems. When the FTR operation is complete, FTR first stage road record time and FTR third stage implementation time is displayed respectively on the FTR numeric display . These times vary according to the turning conditions of the application road route.en_US
dc.languageTurkish
dc.language.isotr
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rightsAttribution 4.0 United Statestr_TR
dc.rights.urihttps://creativecommons.org/licenses/by/4.0/
dc.subjectBilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontroltr_TR
dc.subjectComputer Engineering and Computer Science and Controlen_US
dc.subjectBilim ve Teknolojitr_TR
dc.subjectScience and Technologyen_US
dc.titleTabu araştırma algoritması kullanılarak robot hız denetiminin FPGA ile gerçeklenmesi
dc.title.alternativeRealization of robot speed control with FPGA using taboo search algorithm
dc.typemasterThesis
dc.date.updated2018-12-03
dc.contributor.departmentElektronik-Bilgisayar Eğitimi Anabilim Dalı
dc.identifier.yokid10192206
dc.publisher.instituteFen Bilimleri Enstitüsü
dc.publisher.universityKOCAELİ ÜNİVERSİTESİ
dc.identifier.thesisid521133
dc.description.pages105
dc.publisher.disciplineDiğer


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

info:eu-repo/semantics/openAccess
Except where otherwise noted, this item's license is described as info:eu-repo/semantics/openAccess