Show simple item record

dc.contributor.advisorAtalar, Abdullah
dc.contributor.authorTopçu, Satilmiş
dc.date.accessioned2020-12-02T12:52:38Z
dc.date.available2020-12-02T12:52:38Z
dc.date.submitted1989
dc.date.issued2018-08-06
dc.identifier.urihttps://acikbilim.yok.gov.tr/handle/20.500.12812/37506
dc.description.abstractÖZET BİR MİKROİŞLEMCİ UYUMLU 128-BIT KORELATÖR YONGASININ TASARIMI VE TEST EDİLMESİ Satılmış Topçu Elektrik ve Elektronik Mühendisliği Bölümü Yüksek Lisans Tez Yöneticisi: Doç. Dr. Abdullah Atalar Temmuz 1989 Eş zamanlı sayısal veri iletişiminde, senkron (sync) sözcüğü gelen verinin başlangıcını belirler. Gürültülü bir kanaldan alman senkron sözcüğün sezil mesi zor bir problemdir ve bu problemin en uygun çözümlerinden biri ko- relatör kullanmaktır. Bir korelatör düşük ve orta yoğunluklu tümleşik dev reler kullanılarak baskılı devre üzerinde gerçekleştirilebilir, fakat büyük bir alan kaplaması olumsuz yanıdır. Bu çalışmada, taşınabilir veri terminalleri gibi hafif donanımlarda kullanılabilecek, mikroişlemci uyumlu, çok yüksek yoğunluklu tümleşik (VLSI) 128-bit programlanabilir sayısal korelatör yon gası tasarlandı. Bu korelatör yongası 128-bit uzunluğa kadar olan senkron sözcüklerini sezebilir. Ayrıca iki yonganın birbirine kademeli olarak bağlan masıyla 256-bitlik korelatör elde edilebilmektedir. Senkron sözcük, gelen verinin düz yada tersine çevrilmiş olduğu her iki durumda da sezilebilir. Ko relatör bir mikroişlemci tarafından bütünüyle programlanabilir ve bu nedenle mikroişlemciye bir çevre birimi olarak doğrudan bağlanabilir. Korelasyonda kullanılacak bitleri seçme özelliğine sahip olan korelatör, dağıtılmış senkron sözcüğü seziminde ve yalancı rasgele ikili seri (PRBS) üretiminde kullanılabi lir. Korelatörün tasarımında bazı `test edilebilirlik tasarımı` metodları kul lanıldı. Özellikle tarama tasarımı (scan design) ve parçalama (partition ing) yöntemleri kullanılarak test vektör sayısı önemli ölçüde azaltıldı. Bunarağmen test edilebilirlik tasarım metodları yonga tasarımına yalnızca % 1 ek transistor artışı getirdi. Yonganın işlevsel ve zamanlama simülasyonları ESİM ve RNL simülas- yon programları kullanılarak yapıldı. Yazmaçlar için kullanılacak olan test vektörleri doğrudan elle bilgisayarda üretilmiş olup kombine mantık devreleri nin test edilmesi için de, C programlama dilinde gen ve check adlı iki prog ram yazıldı. Bu test vektörü üreten programlar ve simülasyon programları 4.3 BSD UNIX2 işletim sistemi altında SUN bilgisayar sistemlerinde çalıştırıldı. Anahtar kelimeler : Eş zamanlı sayısal veri iletişimi, korelatör, yonga, VLSI, tümleşik devre testi, test edilebilirlik tasarımı. 2 UNIX, Bell Laboratuvarlarmm ticari markasıdır. vı
dc.description.abstractABSTRACT DESIGN AND TESTING OF A MICROPROCESSOR COMPATIBLE 128-BIT CORRELATOR CHIP Satılmış Topçu M.S. in Electrical and Electronics Engineering Supervisor: Assoc. Prof. Dr. Abdullah Atalar July 1989 In digital synchronous data transmission, synchronization (sync) words are used to mark the beginning of the incoming data stream. Detection of the sync word received from a noisy channel is a difficult problem. One of the optimum solutions to this problem is to use a correlator. A correlator could be implemented with SSI and MSI components on a printed circuit board with the disadvantage of bulkiness. To use it in light-weight equipment such as portable data terminals, it is designed to be implemented as a full-custom single VLSI chip. It can be used for the 128-bit sync word detection and PRBS generation. Two chips can be cascaded for 256-bit correlation as well as distributed sync words, and inverted or non-inverted sync words can be detected. It is fully programmable by a microprocessor to set the number of tolerable errors in detection and to select the bits of the 128-bit (or 256-bit) input data stream to be used in the correlation and hence, it can be directly connected to a microprocessor as a peripheral device. In designing the correlator chip some Design For Testability methods are used to improve the testability. Especially, scan design and partitioning tech niques are applied resulting in a significant decrease in the number of test patterns although these techniques involve an overhead in the overall tran sistor count only by 1 percent. For functional and timing simulations ESIM and RNL simulators are used, respectively. Test patterns for the registers are generated manually iiiand for testing of the combinational part two programs, gen and check, are written in C programming language. The simulation programs and test pattern generation programs are run on SUN workstations under 4.3 BSD UNIX1 operating system. Keywords: Digital synchronous data transmission, correlator, chip, VLSI, IC testing, design for testability. LUNIX is a Trademark of Bell Laboratories. IVen_US
dc.languageEnglish
dc.language.isoen
dc.rightsinfo:eu-repo/semantics/embargoedAccess
dc.rightsAttribution 4.0 United Statestr_TR
dc.rights.urihttps://creativecommons.org/licenses/by/4.0/
dc.subjectElektrik ve Elektronik Mühendisliğitr_TR
dc.subjectElectrical and Electronics Engineeringen_US
dc.titleDesign and testing of a microprocessor compatible 128-bit correlator chip
dc.typemasterThesis
dc.date.updated2018-08-06
dc.contributor.departmentDiğer
dc.identifier.yokid6556
dc.publisher.instituteMühendislik ve Fen Bilimleri Enstitüsü
dc.publisher.universityİHSAN DOĞRAMACI BİLKENT ÜNİVERSİTESİ
dc.identifier.thesisid6556
dc.description.pages82
dc.publisher.disciplineDiğer


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record

info:eu-repo/semantics/embargoedAccess
Except where otherwise noted, this item's license is described as info:eu-repo/semantics/embargoedAccess