Last level cache partitioning via multiverse thread classification

Abstract

Son Seviye Önbellekler (SSÖ) ünlü bellek duvarı problemiyle savaşan son hattadırlar. Günümüzde, hemen hemen bütün eşzamanlı çoklu iş parçacıklı Simultaneous MultiThreading (SMT) ve yonga çoklu işlemciler, Chip Multi Processor (CMP) SSÖ'yü aynı sebepten dolayı kullanmaktadır. Önbellek paylaşımı, her iş parçacığına özel önbellek yollarının yalıtılması yoluyla güçlendirilmiş system performansını hedefleyen, iyi çalışılmış metodlardan birisidir. Bu çalışmada, iş parçacığı sınıflandırma ve Paralel Evren Etiket Klasörleri (PUTD) olarak adlandırdığımız yardımcı önbellek yapıları yoluyla önbellek bölümlerine karar veren yeni bir bölümleme politikası öneriyoruz. Her bir iş parçacığı, kendisinin daha fazla önbellek kaynağına sahip olduğu başka bir yürütme boyutundan bilgi toplayan adanmış bir PUTD yapısı tutar. Test sonuçlarımız, önerdiğimiz mekanizmanın çalışılan tüm işlemci yapılandırmalarında, literatürdeki modern çalışmalara kıyasla, gözardı edilebilir donanım gereksinimleri ile beraber daha iyi performans ve adalet sonuçları verdiğini gösteriyor.

Last Level Caches (LLCs) are positioned in the last line of defense fighting with the famous memory wall problem. Today, almost all simultaneous multithreaded (SMT) and chip multi processors (CMP) utilize a LLC for the same reason. Cache partitioning is one of the well-studied methods that targets improved system performance through isolation of cache lines dedicated to each thread. In this study, we propose a new allocation policy that chooses the amount of cache partitions through thread classification and auxiliary cache structures, which we call Parallel Universe Tag Directories (PUTDs). Each thread maintains a dedicated PUTD structure, which collects information from another execution dimension, where the owner thread receives more cache resources. Our test results show that our proposed mechanism gives better performance and fairness results with negligible hardware requirements compared to the current state of the art, in all studied processor configurations.