An efficient H.264 intra frame coder hardware design

Abstract

Yakın tarihte geliştirilmiş uluslararası bir standart olan H.264 / MPEG4 Part 10,kendinden önceki standartlara göre belirgin şekilde daha iyi sıkıştırma verimisunmaktadır. H.264 video kodlayıcısının son teknoloji gömülü işlemcilerle gerçekzamanlı uygulamasının imkansız olması nedeniyle bu tez çalışmasında taşınabiliruygulamalar için taban profilinin 2.0 düzeyini hedefleyen FPGA tabanlı H.264 intraçerçeve kodlayıcı donanımı geliştirilmiştir.Öncelikle, H.264 standardında kullanılan entropy kodlamasi algoritması icingerçek zamanlı çalışan yüksek performanslı ve düşük maliyetli bir donanım mimarisiVerilog HDL kullanılarak tasarlanmıştır. Tasarımın doğrulama işlemi Mentor GraphicsModelsim benzetim programı kullanılarak ?RTL? benzetimleri ile gerçekleştirilmiştir.Daha sonra, H.264 standardında kullanılan intra tahmin algoritması için gerçek zamanlıçalışan düşük maliyetli bir donanım mimarisi tasarlanmıştır. Bu donanım da yineVerilog HDL kullanılarak gerçekleştirilmiş ve Mentor Graphics Modelsim benzetimprogramı kullanılarak ?RTL? benzetimleri ile doğrulanmıştır.Daha sonra, H.264 intra çerçeve kodlayıcı donanımı tasarlanmış vegerçekleştirilmiştir. Donanım intra tahmin, moda karar verme, dönüşüm-nicemleme veentropy kodlamasi modülleri entegre edilerek gerçekleştirilmiştir. Kodlayıcıdonanımının H.264 standardıyla tamamen uyumlu olduğu doğrulanmıştır. Kodlayıcısaniyede 35 CIF (352x288) çerçevesini kodlayabilmektedir. Tasarım, Mentor GraphicsModelsim benzetim programı kullanılarak ?RTL? benzetimleri ile doğrulanmıştır. Dahasonra, donanımın 71MHz hızla çalışması ?ARM Versalite Platform? geliştirmeortamında doğrulanmıştır. H.264 intra çerçeve kodlayıcı donanımı ile bir girdi çerçeveiçin oluşturulan ?bitstream? H.264 Joint Model (JM) şifre çözücü ile başarılı birbiçimde çözülmüş ve şifresi çözülen çerçeve ?YUV Player? programı kullanılarakgörsel anlamda doğrulanmıştır.v

H.264 / MPEG-4 Part 10, a recently developed international standard for videocompression, offers significantly better video compression efficiency than previousinternational standards. Since it is impossible to implement a real-time H.264 videocoder using a state-of-the-art embedded processor alone, in this thesis, we developed anefficient FPGA-based H.264 intra frame coder hardware for real-time portableapplications targeting level 2.0 of baseline profile.We first designed a high performance and low cost hardware architecture for real-time implementation of entropy coding algorithms, context adaptive variable lengthcoding and exp-golomb coding, used in H.264 video coding standard. The hardware isimplemented in Verilog HDL and verified with RTL simulations using MentorGraphics Modelsim. We then designed a high performance and low cost hardwarearchitecture for real-time implementation of intra prediction algorithm used in H.264video coding standard. This hardware is also implemented in Verilog HDL and verifiedwith RTL simulations using Mentor Graphics Modelsim.We then designed and implemented the top-level H.264 intra frame coderhardware. The hardware is implemented by integrating intra prediction, mode decision,transform-quant and entropy coding modules. The H.264 intra frame coder hardware isverified to be compliant with H.264 standard and it can code 35 CIF (352x288) framesper second. The hardware is first verified with RTL simulations using Mentor GraphicsModelsim. It is then verified to work at 71 MHz on a Xilinx Virtex II FPGA on anARM Versatile Platform development board. The bitstream generated by the H.264intra frame coder hardware for an input frame is successfully decoded by H.264 JointModel (JM) reference software decoder and the decoded frame is displayed using aYUV Player tool for visual verification.iv