H.264 intra frame coder system design

Abstract

Yakın tarihte H.264 / MPEG4 Part 10 isimli yeni bir uluslararası standart geliştirilmiştir.Bu yeni standart, kendinden önceki standartlara göre belirgin şekilde daha iyi sıkıştırmaverimi sunmaktadır. Fakat bu kodlama verimi beraberinde kodlama karmaşıklığını dagetirmiştir. Bu karmaşıklık H.264 video kodlayıcısının son teknoloji gömülü işlemcilerlegerçek zamanlı uygulanmasını imkansız kılmaktadır. Bu yüzden, bu tez çalışmasında,taşınabilir uygulamalar için taban profilinin 2.0 düzeyini hedefleyen FPGA tabanlı H.264 intraçerçeve kodlayıcı sistemi geliştirilmiştir.Öncelikle, sistemin bir parçası olarak H.264 /MPEG4 Part 10 standardında kullanılan dönüşüm ve nicemleme ile ters dönüşüm ve tersnicemleme algoritmaları için yüksek performanslı ve düşük maliyetli bir donanım mimarisiVerilog HDL kullanılarak tasarlanmıştır. Tasarımın doğrulama işlemi ilk olarak MentorGraphics Modelsim benzetim programında ?RTL? benzetimleri ile, daha sonra da ?XilinxVirtex II? FPGA'sının bulunduğu ?ARM Versalite Platform? isimli geliştirme ortamındagerçekleştirilmiştir.Saniyede 30 tane CIF resmini kodlamayı hedefleyen H.264 intra çerçevekodlayıcı sistemi gerekli diğer bloklarıyla birlikte tasarlanmıştır. Sistem araştırma, moda kararverme ve kodlama bölümlerinden oluşmaktadır. Moda karar verme ünitesi ?Hadamard?dönüşümü tabanlı moda karar verme algoritmasını gerçekleştirmektedir. Kodlama kısmıdönüşüm - nicemleme modülüyle birlikte CAVLC ve intra tahmin etme modülleri ile birlikteentegre edilmiştir. Sistem Mentor Graphics Modelsim benzetim programında ?RTL?benzetimleri ile doğrulanmıştır. Bütün H.264 intra çerçeve kodlayıcı sisteminin çalışması?ARM Versalite Platform? geliştirme ortamında doğrulanmıştır.

H.264 / MPEG-4 Part 10, a recently developed international standard for videocompression,offers significantly better video compression efficiency than previousinternational standards. Since it impossible to implement a real-time H.264 video coder usinga state-of-the-art embedded processor alone, in this thesis, we developed an FPGA-basedH.264 intra frame coder system for portable applications targeting level 2.0 of baselineprofile. As part of the system, we first designed and implemented a high performance and lowcost hardware for real-time implementation of forward and inverse transform and quantizationalgorithms used in H.264 in Verilog HDL. We then designed the top-level H.264 Intra FrameCoder System targeting 30 CIF (352x288) frames per second encoding. The system consists ofa search, a Hadamard transform based mode decision and a coding part. The coding part isimplemented by integrating Transform-Quant module with CAVLC and Intra Predictionmodules. The complete system is verified to work on an ARM Versatile Platformdevelopment board as follows. First, an RGB image is captured, converted to YCbCr colordomain and partitioned into macroblocks using the software running on ARM9EJS processor.Then, the intra frame coder hardware mapped to the Xilinx Virtex II FPGA on the board isused to encode the image and reconstruct it. Finally, the reconstructed image is converted toraster scan order and RGB color domain, and displayed on a color LCD panel for visualverification using the software running on ARM9EJS processor.