



T.C.

NİĞDE ÖMER HALİSDEMİR ÜNİVERSİTESİ

FEN BİLİMLERİ ENSTİTÜSÜ

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI

AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN
GECİKMELİ GÜÇ ELEKTRONİĞİ ÇEVİRİCİLERİNİN
KARARLILIK ANALİZİ

ALPEREN SARI

Haziran 2018

T.C.
NİĞDE ÖMER HALİSDEMİR ÜNİVERSİTESİ
FEN BİLİMLERİ ENSTİTÜSÜ
ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI

AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN
GECİKMELİ GÜÇ ELEKTRONİĞİ ÇEVİRİCİLERİNİN
KARARLILIK ANALİZİ

ALPEREN SARI

Yüksek Lisans Tezi

Danışman

Prof. Dr. Saffet AYASUN

Haziran 2018

Alperen SARI tarafından Prof. Dr. Saffet AYASUN danışmanlığında hazırlanan “AĞ ÜZERİNDE KONTROL EDİLEN HABERLEŞME ZAMAN GECİKMELİ GÜC ELEKTRONİĞİ ÇEVİRİCİLERİNİN KARARLILIK ANALİZİ ” adlı bu çalışma jürimiz tarafından Niğde Ömer Halisdemir Üniversitesi Fen Bilimleri Enstitüsü Elektrik-Elektronik Mühendisliği Anabilim Dalı'nda Yüksek Lisans tezi olarak kabul edilmiştir.

Başkan : Doç. Dr. Ersan KABALCI, Nevşehir Hacı Bektaş Veli Üniversitesi

Üye : Prof. Dr. Saffet AYASUN, Niğde Ömer Halisdemir Üniversitesi

Üye : Dr.Öğr.Uyesi Kamil Fatih DİLAYER, Niğde Ömer Halisdemir Üniversitesi

ONAY:

Bu tez, Fen Bilimleri Enstitüsü Yönetim Kurulunca belirlenmiş olan yukarıdaki juri üyeleri tarafından / / 20.... tarihinde uygun görülmüş ve Enstitü Yönetim Kurulu'nun / / 20.... tarih ve sayılı kararıyla kabul edilmiştir.


..... / / 20...

**Doç. Dr. Murat BARUT
MÜDÜR V.**

TEZ BİLDİRİMİ

Tez içindeki bütün bilgilerin bilimsel ve akademik kurallar çerçevesinde elde edilerek sunulduğunu, ayrıca tez yazım kurallarına uygun olarak hazırlanan bu çalışmada bana ait olmayan her türlü ifade ve bilginin kaynağına eksiksiz atıf yapıldığını bildiririm.




Alperen SARI

ÖZET

AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN GECİKMELİ GÜC ELEKTRONİĞİ ÇEVİRİCİLERİNİN KARARLILIK ANALİZİ

SARI, Alperen

Niğde Ömer Halisdemir Üniversitesi

Fen Bilimleri Enstitüsü

Elektrik-Elektronik Mühendisliği Anabilim Dalı

Danışman

: Prof. Dr. Saffet AYASUN

Haziran 2018, 88 sayfa

Bu tez çalışmasında ağ üzerinden kontrol (Network Control System-NCS) edilen yerel ve merkezi kontrolöre sahip doğru akım-doğru akım (DA-DA) yükselten çeviricinin merkezi kontrolör ile haberleşmesi sırasında ortaya çıkan sabit haberleşme zaman gecikmesine bağlı kararlılık analizi yapılmıştır. Çalışma kapsamında çevirici ve kontrol parametreleri cinsinden çeviricinin sınırlı kararlı olduğu izin verilen maksimum zaman gecikmesi (Maximum Allowable Delay Bound-MADB) değeri literatürde mevcut olan frekans düzlemi metodlarından üstel terimin eliminasyonu metodu, Rekasius yerine koyma metodu ve frekans tarama testi ile analitik olarak hesaplanmıştır. Bu metodlarla zaman gecikmesinden kaynaklı olarak sistemin karakteristik denkleminde ortaya çıkan üstel terim yok edilerek, karakteristik denklem sıradan bir polinoma dönüştürülür. Metotlar yardımı ile elde edilen yeni polinomun reel kökleri, üstel terim içeren karakteristik denklemin sanal köklerine tam olarak eşit olmasından faydalananarak MADB değeri kolaylıkla hesaplanır. Merkezi kontrolör olarak kullanılan oransal-integral (Proportional-Integral-PI) kontrolör kazançlarına bağlı olarak MADB değerinin değişimi analiz edilip doğrulanması hem benzetim hem de orijinal karakteristik denklemin köklerinin hareketi hakkında bilgi veren yarı-polynom eşlemeye dayalı kök bulucu (Quasi-Polynomial Root-Finder- QPmR) algoritması yardımıyla yapılmıştır.

Anahtar Sözcükler: Ağ üzerinden kontrol, frekans tarama testi, haberleşme zaman gecikmesi, kararlılık analizi, Rekasius yerine koyma metodu, üstel terimin eliminasyonu metodu.

SUMMARY

STABILITY ANALYSIS OF NETWORK CONTROLLED POWER ELECTRONICS CONVERTERS WITH COMMUNICATION TIME DELAYS

SARI, Alperen

Nigde Omer Halisdemir University

Graduate School of Natural and Applied Sciences

Department of Electrical and Electronics Engineering

Supervisor

: Professor Dr. Saffet AYASUN

June 2018, 88 pages

This thesis study investigates delay-dependent stability of network-controlled (NCS) power electronic converter that has local and central controller, and communication time delays. Using three different frequency-domain methods, namely, Direct method, Rekasius substitution method and frequency sweeping test, stability delay margins, maximum allowable delay bound (MADB) for stability of the converter are theoretically determined in terms of converter and controller parameters. In all three methods, the characteristic equation with exponential terms is first transformed into a regular polynomial without having any exponential terms. With the help of these methods, MADB values for stability are easily computed since the real roots of the new polynomial exactly match with pure complex roots of the original characteristic equation. The impact of proportional-integral (PI) controller gains on the MADB values are analyzed and the accuracy of theoretical MADB values are verified by an independent algorithm, Quasi-Polynomial Mapping-Based Root Finder (QPmR) and time-domain simulations.

Keywords: Communication time delay, direct method, frequency sweeping test, network-controlled system, Rekasius substitution method, stability analysis.

ÖN SÖZ

Yüksek lisans tez çalışmam boyunca gerek bilgi ve tecrübe ile yönlendirerek gerek kullanılan yöntemlerin öğrenilmesi gerekse de ilgili kaynaklara ulaşma konusunda destek ve yardımlarını esirgemeyen değerli danışmanım Prof. Dr. Saffet AYASUN'a sonsuz teşekkürlerimi sunarım. Ayrıca bilgi ve tecrübesini esirgemeyen Dr. Öğr. Üyesi Şahin SÖNMEZ'e, Arş. Gör. Recep YILDIZ'a ve Niğde Ömer Halisdemir Üniversitesi Elektrik-Elektronik Mühendisliği bölümündeki değerli öğretim elemanlarına ve araştırma görevlerine, maddi ve manevi destekleri ile her zaman yanında olan aileme teşekkürlerimi sunarım.

İÇİNDEKİLER

ÖZET	iv
SUMMARY	v
ÖN SÖZ	vi
İÇİNDEKİLER DİZİNİ	vii
ÇİZELGELER DİZİNİ	x
ŞEKİLLER DİZİNİ	xi
SİMGİ VE KISALTMALAR	xiii
BÖLÜM I GİRİŞ	1
BÖLÜM II AĞ ÜZERİNDEN KONTROL EDİLEN YEREL AKIM MOD KONTROLLÜ DA-DA YÜKSELten ÇEVİRİCİ MODELİ	10
2.1 Açık Çevrim DA-DA Yukselten Çevirici Modeli	10
2.1.1 DA-DA yükselten çeviricinin sürekli iletim modunda çalışması durumunda endüktansın ve kapasitansın kritik değerinin belirlenmesi.....	12
2.2 DA-DA Yukselten Çevirici Ortalama Durum Uzay Modeli	14
2.3 DA-DA Yukselten Çevirici Anahtarlama Kontrol Metotları.....	17
2.4 DA-DA Yukselten Çevirici Kapalı Çevrim Kontrolü.....	19
2.4.1 Gerilim mod DGM kontrol yapısı.....	19
2.4.2 Akım mod DGM kontrol yapısı	20
2.5 DA-DA TAMDGM Kontrollü Yukselten Çevirici Modeli	23
2.6 TAMDGM Kontrollü DA-DA Yukselten Çevirici Modelinin Doğrusallaştırılması ve Kararlılığının Sistem Parametreleri Cinsinden İncelenmesi.....	25
2.7 Ağ Üzerinden Merkezi PI Kontrolör ile Kontrol Edilen DA-DA Yukselten Çevirici Modeli	34

BÖLÜM III AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN GECİKMELİ DA-DA YÜKSELTEM ÇEVİRİCİNİN KARARLILIK ANALİZİ: ÜSTEL TERİMİN ELİMİNASYONU METODU	39
3.1 Giriş	39
3.2 Üstel Terimin Eliminasyonu Metodu ile Tek Zaman Gecikmesi İçeren Sistemin Üstel Teriminin Yok Edilmesi	40
3.3 Üstel Terimin Eliminasyonu Metodu ile Orantılı Birden Fazla Zaman Gecikmesi İçeren Sistemin Üstel Teriminin Yok Edilmesi	43
3.4 Sonuçlar	44
3.4.1 Teorik sonuçlar.....	44
3.4.2 Teorik sonuçların doğrulanması.....	47
BÖLÜM IV AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN GECİKMELİ DA-DA YÜKSELTEM ÇEVİRİCİNİN KARARLILIK ANALİZİ: REKASIUS YERİNE KOYMA METODU	52
4.1 Giriş	52
4.2 Rekasius Yerine Koyma Metodu ile Tek Zaman Gecikmesi İçeren Sistemin Üstel Teriminin Yok Edilmesi	52
4.3 Rekasius Yerine Koyma Metodu ile Orantılı Birden Fazla Zaman Gecikmesi İçeren Sistemin Üstel Teriminin Yok Edilmesi	55
4.4 Sonuçlar	56
4.4.1 Teorik sonuçlar.....	56
4.4.2 Teorik sonuçların doğrulanması.....	59
BÖLÜM V AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN GECİKMELİ DA-DA YÜKSELTEM ÇEVİRİCİNİN KARARLILIK ANALİZİ: FREKANS TARAMA TESTİ	64
5.1 Giriş	64
5.2 Frekans Tarama Testinin Tek Zaman Gecikmesi İçeren Sistemlere Uygulanması ..	64
5.3 Frekans Tarama Testinin Birden Fazla Orantılı Zaman Gecikmesi İçeren Sistemlere Uygulanması	68

5.4 Sonuçlar	70
5.4.1 Teorik sonuçlar.....	71
5.4.2 Teorik sonuçların doğrulanması.....	73
BÖLÜM VI SONUÇLAR VE ÖNERİLER	77
KAYNAKLAR	80
ÖZGEÇMİŞ	87
TEZ ÇALIŞMASINDAN ÜRETİLEN ESERLER	88



ÇİZELGELER DİZİNİ

Çizelge 2.1. Şekil 2.8'deki üç farklı akım mod kontrol metodunun gerçekleşmesi için gerekli anahtar konfügürasyonu	23
Çizelge 2.2. DA-DA yükselten çevirici parametreleri	28
Çizelge 2.3. $k_1 = 0.1$ için farklı k_2 değerlerinde DA-DA yükselten çevirici denge noktalarının değişimi.....	32
Çizelge 3.1. Ağ üzerinden kontrol edilen DA-DA çevirici parametreleri	45
Çizelge 3.2. Üstel terimin eliminasyonu metodu ile K_P ve K_I değişimine göre hesaplanan MADB değerleri.....	46
Çizelge 4.1. Rekasius yerine koyma metodu ile K_P ve K_I değişimine göre hesaplanan MADB değerleri	59
Çizelge 5.1. Frekans tarama testi ile K_P ve K_I değişimine göre hesaplanan MADB değerleri	73
Çizelge 6.1. Kullanılan frekans düzlemi metodlarının karşılaştırılması.....	78

ŞEKİLLER DİZİNİ

Şekil 1.1. Hibrit mikro-şebekе modeli	2
Şekil 2.1. DA-DA yükselten çevirici modeli	11
Şekil 2.2. Anahtar kapalı (a) iken ve anahtar açık (b) iken DA-DA yükselten çevirici eşdeğer devreleri.....	11
Şekil 2.3. DA-DA yükselten çeviricinin CCM ve DCM sınırında çalıştığı durumda oluşan endüktans akımı	13
Şekil 2.4. Zamanla değişen doğrusal olmayan bir sinyale ortalama metotlarının uygulanması.....	14
Şekil 2.5. DGM kontrollü DA-DA yükselten çevirici modeli	18
Şekil 2.6. Gerilim mod DGM kontrollü DA-DA yükselten çevirici modeli.....	20
Şekil 2.7. Akım mod DGM kontrollü DA-DA yükselten çevirici modeli	21
Şekil 2.8. Rampa fonksiyonu ile kompanze edilmiş DA-DA yükselten çevirici AMDGM kontrol metotları	22
Şekil 2.9. AMDGM kontrol eşdeğer devresi (a) düzenlenmiş eşdeğer devresi (b)	24
Şekil 2.10. Eşdeğer TAMDGM kontrollü DA-DA yükselten çevirici modeli	24
Şekil 2.11. DA-DA yükselten çevirici k_1 ve k_2 parametrelerine bağlı olarak çalışma bölgeleri.....	28
Şekil 2.12. $k_1 = 0.1$ ve $k_2 = -0.1$ iken DA-DA yükselten çevirici denge noktaları	29
Şekil 2.13. $k_1 = 0.1$ ve $k_2 = 0.02$ iken DA-DA yükselten çevirici denge noktaları.....	30
Şekil 2.14. $k_1 = 0.1$ ve $k_2 = 0.00458$ iken DA-DA yükselten çevirici denge noktaları.....	30
Şekil 2.15. $k_1 = 0.1$ ve $k_2 = -0.0212$ iken DA-DA yükselten çevirici denge noktaları.....	31
Şekil 2.16. $k_1 = 0.1$ ve $k_2 = -0.02$ iken DA-DA yükselten çevirici denge noktaları..	31
Şekil 2.17. $k_1 = 0.1$ ve $k_2 = -0.01$ iken DA-DA yükselten çevirici denge noktaları.	32
Şekil 2.18. $k_1 = 0.25$ ve tüm sistem parametreleri sabit iken $R = 25\Omega$, $R = 20\Omega$ ve $R = 15\Omega$ için k_2 ile çıkış geriliminin değişimi	33
Şekil 2.19. Zaman gecikmesi içeren merkezi PI kontrolör ve yerel TAMDGM ile kontrol edilen DA-DA yükselten çevirici modeli	35

Şekil 3.1. $K_P = 0.07$ ve $K_I = 3$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi.....	48
Şekil 3.2. $K_P = 0.07$ ve $K_I = 3$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi..	48
Şekil 3.3. $K_P = 0.1$ ve $K_I = 7$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi.....	49
Şekil 3.4. $K_P = 0.1$ ve $K_I = 7$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi..	50
Şekil 3.5. MADB değerinin K_P ve K_I ile değişimi ..	50
Şekil 3.6. MADB değerinde sanal eksenin kesen kök değerlerinin K_P ve K_I ile değişimi ..	51
Şekil 4.1. $K_P = 0.03$ ve $K_I = 6$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi.....	60
Şekil 4.2. $K_P = 0.03$ ve $K_I = 6$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi..	61
Şekil 4.3. $K_P = 0.1$ ve $K_I = 4$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi.....	61
Şekil 4.4. $K_P = 0.1$ ve $K_I = 4$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi..	62
Şekil 4.5. MADB değerinin ω_c ve T değerleri ile değişimi.....	63
Şekil 5.1. $K_P = 0.05$ ve $K_I = 3$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi.....	74
Şekil 5.2. $K_P = 0.05$ ve $K_I = 3$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi..	74
Şekil 5.3. $K_P = 0.1$ ve $K_I = 5$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi.....	75
Şekil 5.4. $K_P = 0.1$ ve $K_I = 5$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi..	76

SİMGE VE KISALTMALAR

Simgeler	Açıklama
τ_{sk}	Sensör-kontrolör arası zaman gecikmesi
τ_k	Kontrolör işlemci zaman gecikmesi
τ_{ka}	Kontrolör-aktüatör arası zaman gecikmesi
s	Frekans düzlemi
$t_{kapalı}$	Anahtarın kapalı olduğu süre
v_L	Endüktans geriliminin anı değeri
L	Endüktans
i_L	Endüktans akımının anı değeri
E	DA giriş gerilimi
i_c	Kapasitans akımının anı değeri
C	Kapasitans
v_c	Kapasitans geriliminin anı değeri
i_o	Çıkış akımının anı değeri
v_o	Çıkış geriliminin anı değeri
R	Direnç
$t_{açık}$	Anahtarın açık olduğu süre
ΔI	Endüktans akımının bir periyot boyunca değişim miktarı
T_s	Anahtarlama periyodu
f_s	Anahtarlama frekansı
d	Çalışma oranı
I_L	Endüktans akımının ortalama değeri
I_s	Giriş akımının ortalama değeri
I_o	Çıkış akımının ortalama değeri
V_o	Çıkış geriliminin ortalama değeri
L_{kri}	CCM-DCM modları arasındaki kritik endüktans değeri

C_{kri}	CCM-DCM modları arasındaki kritik kapasitans değeri
ΔV_c	Kapasitans geriliminin bir periyot süresi değişim miktarı
$d(x)$	Değişken çalışma oranı sinyali
D	Sabit çalışma oranı sinyali
$h(t, T_S)$	Anahtarlama sinyali
V_{ref}	Referans gerilim
k_1	Akım kazancı
k_2	Gerilim kazancı
V_c^0	İstenilen çıkış gerilimi
i_L^{ss}	Kalıcı durum endüktans akımı
v_c^{ss}	Kalıcı durum kapasitans gerilimi
V_c	Kapasitans geriliminin ortalama değeri
Δ	Diskriminant
$k_{2,min}$	Minimum gerilim kazancı
$k_{2,maks}$	Maksimum gerilim kazancı
V'_{ref}	Ağ üzerinden kontrol iç çevrim referans gerilimi
v_{kon}	PI kontrolör geriliminin ani değeri
v_{K_I}	PI kontrolörün integratör çıkış geriliminin ani değeri
K_P	PI kontrolör oransal kazancı
K_I	PI kontrolör integratör kazancı
$\Delta(s, \tau)$	Karakteristik denklem
$e^{-s\tau}$	Zaman gecikmesi içeren üstel terim
$j\omega_c$	Sanal ekseni kesen kök değeri
$W(\omega_c^2)$	Üstel terim içermeyen ω_c^2 'ye bağlı polinom
τ^*	Sistemin sınırlı kararlı olduğu zaman gecikmesi değeri
\Re^+	Reel pozitif sayı kümesi
C^0	Kompleks sayı kümesi
∂C_+	Sağ yarı düzlem üzerinde sınırlı bölge

Kısaltmalar	Açıklama
AA	Alternatif Akım
DA	Doğru Akım
DGM	Darbe Genişlik Modülasyonu
DFM	Darbe Frekans Modülasyonu
GMDGM	Gerilim Mod DGM
AMDGM	Akım Mod DGM
NCS	Ağ Üzerinden Kontrol
PI	Oransal-İntegral Kontrolör
MADB	Maksimum İzin Verilen Zaman Gecikmesi
LMI	Doğrusal Matris Eşitsizliği
FWMM	Serbest Ağırlıklandırmalı Matris Metodu
IIM	İntegral Eşitsizlik Metodu
TITM	Üç Kathı İntegral Metodu
YFK	Yük Frekans Kontrol
PID	Oransal-İntegral-Türev Kontrolör
LQR	Doğrusal Karesel Düzenleyici
WAMS	Geniş Alan İzleme Sistemi
PMU	Faz Ölçüm Birimi
QPmR	Yarı-Polinom Eşlemeye Dayalı Kök Bulucu
CCM	Sürekli İletim Modu
DCM	Süreksiz İletim Modu
EMI	Elektromanyetik Etkileşim
TAMDGM	Tepe Akım Mod DGM
OAMDGM	Ortalama Akım Mod DGM
YKAMDGM	Yük Kontrol Akım Mod DGM
RT	Köklerin Hareket Doğrultusu

BÖLÜM I


GİRİŞ

Yüksek güç ve enerji işleme kapasiteleri nedeniyle güç elektroniği çeviricileri güç sistemlerinde yaygın olarak kullanılır hale gelmiştir. Güç elektroniği çeviricileri bilgisayar sistemleri ve hibrit arabalardan özellikle hava ve deniz araçları için geliştirilmiş mikro-şebekе güç sistemleri yapılarına kadar birçok farklı alanda uygulama alanları bulmuştur. Özellikle mikro-şebekе sistemleri, dağıtık üretim sistemleri ve gemi güç sistemleri gibi modern güç sistemlerinin yüksek seviyeli başarısında güç elektroniği çeviricilerinin etkisi büyük olmuştur. (Sangswang ve Nwankpa, 2002; Jayasuriya ve Nwankpa, 2015).

Tez kapsamında farklı uygulama alanları için kullanılan güç elektroniği çeviricilerinin mikro-şebekelerde kullanımı ile ilgilenilmiştir. Mikro-şebekeler alternatif akım (AA), doğru akım (DA) ve her ikisini birden içeren hibrit tipte olmak üzere 3 farklı şekilde gerçekleştirilebilir. DA mikro-şebekelerin kullanımı, AA mikro-şebekelerde ortaya çıkan senkronizasyon, reaktif güç akışı, harmonik akımlar ve AA-DA dönüşüm kayıplarını içermemesi nedeniyle yaygınlaşmıştır. Ayrıca güneş hücreleri, yakıt pilleri, DA rüzgâr türbin sistemleri gibi artan DA güç üretimi ile birlikte artan DA yük miktari da DA mikro-şebekeleri AA mikro-şebekelere göre daha tercih edilir hale getirmiştir. Her ne kadar bahsedilen üstünlükler sahip olsa da DA mikro-şebekе sistemlerinde de enerji üretimindeki süreksızlık ve yük değişimlerindeki ani güç dengesizliklerine ve buna bağlı olarak güç kalitesinde düşüslere sebep olabilmektedir (Chen vd., 2017). Bu nedenle her iki şebekenin de üstünlüklerinin bir arada kullanıldığı hibrit mikro-şebekе yapısı kullanılmakta olup bu yapı Şekil 1.1'de sunulmuştur. Hibrit mikro-şebekе modelinden de gözüktüğü üzere güç elektroniği çeviricileri, enerji dönüşümünün gerçekleşmesi ve istenilen seviye gerilim dönüşümünün yapılabilmesi için mikro-şebekе sistemin temel unsurlarındanandır. Mikro-şebekе sisteminin tam kontrolünün yapılabilmesi için sistemde kullanılan güç elektroniği çeviricilerinin analizi ve kontrolü önemli yer tutmaktadır.

Tez kapsamında Şekil 1.1'den de görüleceği üzere DA-DA güç elektroniği çeviricilerinin kullanımının yaygın olması nedeniyle DA-DA anahtarlamalı güç elektroniği çeviricilerine yer verilmiştir. DA-DA anahtarlamalı güç elektroniği çeviricileri 500'den

(Luo ve Ye, 2003) fazla farklı topoloji ile gerçekleştirilebilir olsa da temel olarak tamamında giriş gerilim seviyesinin yükseltilmesi ve düşürülmesine göre iki sınıfta incelendiğinden tez kapsamında DA-DA çeviricisi modeli olarak temel yükselten tip topolojilerden yükselten (boost) çevirici seçilmiştir.



Şekil 1.1. Hibrit mikro-şebekte modeli

Anahtarlamalı DA-DA çeviricilerde çıkış geriliminin sabit ve istenilen değerde tutulması istenir. Çıkış geriliminin istenilen değerde tutulması çalışma oranının ayarlanması ile

kontrol edilir. Bir anahtarlamalı DA-DA çeviricinin çalışma oranının kontrolü ise genellikle darbe genişlik modülasyonu (DGM) ve darbe frekans modülasyonu (DFM) metotları ile gerçekleştirilir. Literatürde çoğunlukla kullanılan DGM kontrollü metot ile sistem kapalı çevrim kontrol edilmeye çalışılır. Ancak kapalı çevrim DGM metodu ile çalışma oranı kontrol edilen bir çeviricinin alt harmonik ve kaotik davranışlar sergilediğine dair literatürde çeşitli çalışmalar mevcuttur (Deane ve Hamill, 1989). İstenmeyen bu durumlar uygun geri besleme kazançlarının seçimine imkân veren gerilim mod DGM (GMDGM) kontrol veya akım mod DGM (AMDGM) kontrol metotları ile yok edilebilir (Deane ve Hamill, 1989; Sangswang ve Nwankpa, 2004).

GMDGM veya AMDGM kontrol metotlarının yerel kontrolör olarak kullanıldığı mikro-şebekе güç sistemlerinde her bir çeviricinin çıkış geriliminin takip edilebilmesi için uzaktan izlenmesi gereklidir. İletişim ve ağ teknolojisindeki gelişmeler ile birlikte yüksek hızlı işlem kapasitesine sahip bilgisayarlara ulaşabilme kolaylığı, kontrol çevriminin haberleşme ağı boyunca kapalı olduğu ağ üzerinden kontrol (Network Control System-NCS) yapısını uzaktan merkezi kontrol için tercih edilir yapmıştır. Ağ üzerinden kontrol yapısı; modüler olması, kolay kablolama gerektirmesi, düşük maliyetli olması, uzaktan kontrol ile mikro-şebekе sistemlerde olduğu gibi birçok yerdeki farklı birimin kontrol edilmesine imkân sağlaması, kurulumunun basit olması ve kolaylıkla genişletilebilmesi gibi üstünlükleri nedeniyle günümüzde uzaktan kontrol edilen sistemlerde tercih edilen bir yapı olarak kullanılmaktadır (Khalil ve Wang, 2010). Şekil 1.1'de ağ üzerinden kontrol ile merkezi kontrol birimi üzerinden birden fazla uzağa yerleştirilmiş çeviricinin çıkış gerilimi, değişen işletme koşullarına göre merkezi kontrolör olarak kullanılan oransal-integral (Proportional-Integral-PI) kontrolör ile ayarlanabilmektedir. Önceki kısımlarda uygun yerel geri besleme (GMDGM veya AMDGM kontrol) kazançlarının ayarlanması ile ortadan kaldırılan kaos ve çatallanma durumları, ağ üzerinden uzaktan gerilim kontrolü yapılması ile yeniden ortaya çıkar. Anahtarlamalı DA-DA çevircide ortaya yeniden çıkan kaos ve çatallanma durumları bu durumda sadece sistem parametreleri ve PI kontrolör parametrelerine değil ağ üzerinden kontrol yapısının doğasında bulunan veri iletiminden ve paket kayıplarından kaynaklanan haberleşme zaman gecikmelerine de bağlı hale gelir. Bundan dolayı kullanılan DA-DA yükselten çeviricinin yerel ve merkezi kontrol arasındaki kontrolünün başarımı haberleşme zaman gecikmelerine bağlı hale gelir. Ağ üzerinden kontrol edilen sistemlerde tüm sistem parametreleri sabit olduğunda sistemin denge noktası haberleşme zaman gecikmesi

değişirken aynı kalır. Ancak haberleşme zaman gecikmelerinin belirli değerleri aşması durumunda bu denge noktasının kararlığında değişme gözlemlenir ve sistemin artık istenilen çıkış gerilimi değerinde kararsızlığa gittiği gözlemlenir (Jayasuriya ve Nwankpa, 2015). Ağ üzerinden kontrol edilen sistemlerde, sistem kararlılığına etki eden bu tip haberleşme zaman gecikmeleri üç farklı durumda ortaya çıkar. Bunlar;

- Sensörlerden alınan ölçüm verilerinin kontrol merkezine ulaştırılması sırasında ortaya çıkan sensör-kontrolör zaman gecikmesi τ_{sk}
- Merkezi kontrolörde uygun kontrol sinyalinin üretilmesi için gerekli olan işlemci zaman gecikmesi τ_k
- Merkezi kontrolörde çıkış geriliminin istenilen değerde kalmasını sağlayan kontrol sinyalinin merkezi kontrolör ile aktüatör arasında iletiminde meydana gelen kontrolör-aktüatör zaman gecikmesi τ_{ka}

şeklinde ortaya çıkar. Bahsedilen zaman gecikmesi türlerinden kontrolör işlemci zaman gecikmesi (τ_k) diğer iki zaman gecikmesi türüne kıyasla ihmali edilemeyecek kadar küçük olduğundan dolayı yalnızca τ_{sk} ve τ_{ka} zaman gecikmeleri dikkate alınmaktadır. Kontrol edilen herhangi bir sistem için kararlılık, sistemin iyi ve etkili bir şekilde çalışması için önemli bir ölçüt olduğundan ağ üzerinden kontrol edilen DA-DA yükselten çeviricinin haberleşme zaman gecikmesine bağlı kararlılığının incelenmesi gerekmektedir. Ağ üzerinden kontrol yapısı gibi yapısında zaman gecikmelerinin bulunduğu sistemlerde sistemin kararlığı;

- Zaman gecikmesinden bağımsız olarak kararlı sistemler
- Zaman gecikmesine bağlı olarak kararlı sistemler

olarak iki grupta incelenir. Birinci gruptaki sistemler zaman gecikmesinin sistem kararlığı üzerinde etkisinin olmadığı sistemlerdir. Ancak DA-DA yükselten çevirici gibi sistemin kararlılığının zaman gecikmesine bağlı olarak değiştiği sistemlerde sistemin kararlılığının bozulduğu maksimum izin verilen zaman gecikmesi (Maximum Allowable Delay Bound-MADB) değerinin bulunması gerekmektedir. Literatürde MADB değeri temel olarak frekans düzleminde ve zaman düzlemindeki metotlarla belirlenir.

Zaman gecikmeli dinamik sistemlerde frekans düzleminde MADB değerini hesaplamak için literatürde kullanılan birçok metot vardır. Bu metotların ortak noktası sistemin karakteristik denkleminde sabit zaman gecikmesi için s yerine $j\omega$ yazarak frekansın sıfırdan sonsuza kadar artırılması ile sanal ekseni kesen tüm köklerin bulunarak, bulunan köklerin sağladığı en küçük zaman gecikmesi değerinin sistemin MADB değeri olarak belirlenmesine dayanır (Khalil vd., 2016). Frekans düzlemine dayalı metotlar altı temel gruba ayrılabilir:

1. Schur-Cohn Metodu (Chen vd., 1994)
2. Matris Kalemi- Kronecker Toplam Metodu (Chen vd., 1994)
3. Kronecker Çarpım ve Temel Dönüşüm Metodu (Louisell, 2001)
4. Üstel Terimin Eliminasyonu Metodu (Walton ve Marshall, 1987)
5. Rekasius Yerine Koyma Metodu (Rekasius, 1980)
6. Frekans Tarama Testi (Chen ve Latchman, 1995; Gu vd., 2003)

Ayasun (2014), Schrödel vd. (2016) ve Sipahi ve Olgac'da (2005) ilk 5 metodun birbirine göre üstünlükleri ve dezavantajları ayrıntılı olarak incelenmiştir. Tez kapsamında 4., 5. ve 6. metotlar yardımıyla MADB değeri hesaplanmıştır.

Zaman düzlemine dayanan metotlar ise temel olarak Lyapunov-Krasovskii ve Lyapunov-Razumikhin teoremlerine dayanır. Seçilen uygun Lyapunov-Krasovskii ve Lyapunov-Razumikhin fonksiyonları genellikle uygun Riccati denklemleri veya doğrusal matris eşitsizlikleri (Linear Matrix Inequality-LMI) yardımıyla MATLAB ortamında çözüлerek değişken ya da sabit zaman gecikmesi değerleri için MADB değeri hesaplanır (Wu vd., 2010). LMI'lerin büyük boyutlu ve kompleks olmasından dolayı, literatürde hala sınırlı kullanım alanları olsa da serbest ağırlıklandırmalı matris metodu (Free-Weighting Matrix Method-FWMM), integral eşitsizlik metodu (Integral Inequality Method-IIM), üç katlı integral metodu (Triple Integral Term Method-TITM) gibi geliştirilmiş metotlar da Lyapunov fonksiyonlarının çözümünde kullanılmaktadır.(Dong vd., 2017)

Literatürde zaman gecikmesine bağlı olarak kararlılığı değişen sistemlerle ilgili birçok farklı alanda çalışmalar mevcuttur. Tez kapsamında güç sistemleri ile ilgilenildiğinden

dolayı bu metodlar ve uygulandıkları güç sistemleri incelenmiştir. Frekans düzlemi metodlarından Schur-Cohn metodu, Liu vd.'de (2007) otomatik üretim kontrol sistemleri için MADB değeri hesaplanması kullanılmıştır. Üstel terimin eliminasyonu metodu, Sönmez vd.'de (2016) bir bölgeli ve iki bölgeli yük-frekans kontrolü (YFK) sistemi için MADB değeri, zaman gecikmesinin tek ve sabit olduğu sistemde çeşitli PI değerleri için önerilen metod yardımıyla hesaplanmış ve PI parametrelerinin zaman gecikmesine ve sistem kararlılığına etkisi incelenmiştir. Sezer vd.'de (2016) ise metod sabit zaman gecikmesi içeren hibrit güç sisteminde YFK için farklı PI parametreleri değerlerinde MADB değeri hesaplanması ve farklı PI parametrelerinin zaman gecikmesine etkisinin incelenmesinde kullanılmıştır. Rekasius yerine koyma metodu Ebenbauer ve Allgower'da (2006) doğrusal zamanla değişmeyen sistemler için toplamların karesi algoritması ile birlikte kullanılarak yeni bir gecikmeye bağlı kararlılık analizi olarak önerilmiş ve önerilen toplamların karesi algoritması yardımıyla elde edilen değerler başka çalışmalarda önerilen LMI tabanlı Lyapunov metodları ile elde edilen MADB değerleri ile karşılaştırıldığında daha yüksek başarılı olduğu gözlemlenmiştir. Jia vd.'de (2007) ise metod geniş alan izleme sistemleri (Wide Area Monitoring System-WAMS) ve faz ölçüm birimlerinde (Phasor Measurement Unit-PMU) ortaya çıkan zaman gecikmelerinin güç sistemleri kararlılığına ve kontrolör tasarımasına etkisi incelenmiş olup, tek jeneratörlü sonsuz bara sistemi üzerinde uyartıcı kazancı ve jeneratör mekanik çıkışının MADB değerine etkisi incelenmiştir. Macana vd.'de (2013) YFK sistemi ile mikro-şebekе merkezi kontrolörü arasında zaman gecikmesi içeren akıllı şebekе sisteme zaman gecikmesinin etkisi yine önerilen metod ile analiz edilmiştir. Gündüz vd.'de (2017) ise sabit haberleşme zaman gecikmeleri için mikro-şebekе yük kontrol sisteminde, sistemin dinamik performansı değişen faz ve kazanç payı kullanılarak iyileştirilmiş ve değişen PI parametrelerine göre MADB değerlerinin hesaplanması önerilen metod ile yapılmıştır. Frekans tarama testi ise yük frekans kontrol sistemlerinde (Mary ve Rangarajan, 2016) ve regule edilmemiş zaman gecikmesi içeren sistemlerde (Mary ve Rangarajan, 2017) MADB değerinin hesaplanması için etkin olarak uygulanmıştır. Ayrıca Jayasuriya ve Nwankpa'da (2015) bir uzaktan PI kontrollü ortalama akım mod düşüren-yükselten (buck-boost) çeviricinin MADB değeri bilinen zaman ve frekans düzlemi metodlarından farklı olarak sistemin her bir özdeğerinin zaman gecikmesine bağlı hassasiyeti yanı özdeğerlerinin işaret değişimi incelenerek hesaplanmıştır.

Zaman gecikmesine bağlı kararlılık analizi için zaman düzlemi metotları ise Kolla ve Mainoo'da (2012) zaman gecikmesi içeren ağ üzerinden kontrol edilen sistemde bir DA motorun kontrolü oransal-integral-türev (Proportional-Integral-Derivative-PID) kontrolör ve durum uzay kontrolörlerinden biri olan doğrusal karesel düzenleyici (Linear Quadratic Regulator-LQR) ile yapılmıştır. Sabit PID parametrelerinde zaman gecikmesinin performansa etkisi Lyapunov fonksiyonları yardımcı ile belirlenmiştir. Yeguo'da (2012) ise çok giriş çok çıkışlı çoklu sabit zaman gecikmesi içeren ağ üzerinden kontrol edilen sistemin kararlılık analizi Lyapunov fonksiyonu; LMI ve Riccati diferansiyel denklemlerinin çözümü olarak tanımlanarak eksponansiyel kararlılığının incelenmesi yapılmıştır. Nümerik olarak da tek bir sistemden oluşan sistem için elde edilen analizlerin doğruluğu ispat edilmiştir. Lee ve Park'da (2015) Lyapunov-Krasovskii fonksiyonu yeniden türetilerek LMI değişken sayısı azaltılmıştır. Çalışmada zaman gecikmesinin iki farklı orantılı zaman gecikmesi içeren sistemlere olan etkisi ve daha önce yapılan çalışmalarla elde dilen sonuçlar karşılaştırılmıştır. Önerilen metot ile LMI eşitsizliklerinde bulunan değişken sayısı önceki çalışmalara göre %91.12'ye kadar azaltıldığı gözlemlenmiştir. Dong vd.'de (2017) merkezi ve yerel kontrolörler arasında zaman gecikmesi olan DA mikro-şebekelerdeki hibrit enerji depolama sistemlerinde kullanılan DA-DA çevirimcilerinin zaman gecikmesine bağlı analizi DA-DA çevirici için yapılmıştır. MADB değerinin hesaplanması için önerilen metodun FWMM, IIM ve TITM metodlarına göre daha verimli olarak MADB değeri hesaplandığı ve hesaplama süresinin de diğer önerilen metodlarla karşılaştırıldığında oldukça düşüğü gözlemlenmiştir. Nie vd.'de (2017) dört mikro kaynak içeren dağıtık kontrol edilen DA mikro-şebekesi için zaman gecikmesine bağlı kararlılık analizi yapılmıştır. Lyapunov-Razumikhin fonksiyonu yardımıyla LMI tabanlı olarak MADB değerlerinin analizi yapılmıştır.

Bu tez çalışmasında mikro-şebekesi sistemlerde önemli yer kaplayan güç elektroniği çevirimcilerinden ağ üzerinden kontrol edilen DA-DA yükselten çevirimcisinin merkezi kontrol birimi ile haberleşmeden dolayı ortaya çıkan haberleşme zaman gecikmelerinin sistemin kararlığına etkisi incelenmiştir. DA-DA yükselten çevirimcisinin ağ üzerinden uzaktan kontrol edilmesi durumunda zaman gecikmelerinden kaynaklı olarak sistemin sınırlı kararlı olduğu en küçük zaman gecikmesi değeri olan MADB değeri farklı PI kontrolör kazanç değerlerine göre hesaplanmıştır. Tez çalışması kapsamında üç farklı frekans düzlemi metodu yardımıyla MADB değeri analitik olarak herhangi bir yaklaşım içermeden hesaplanmıştır. Literatürde yapılan daha önceki çalışmalarında DA-DA

çeviriciler için ağ üzerinden kontrolden kaynaklı olarak ortaya çıkan zaman gecikmelerine bağlı kararlılık analizlerinde nümerik olarak hesaplanan yaklaşık MADB değerinin tam olarak hesaplanması sağlanmıştır. Üç farklı metodunda farklı PI kazanç değerleri için aynı MADB değerlerini vermesi yardımıyla, hesaplanan MADB değerlerinin doğruluğu teorik olarak da ispatlanmıştır. Kullanılan metodların değişken zaman sabitleri için kullanılamaması metodların dezavantajı olduğu ve bu tip sistemlerde zaman düzlemi metodlarının kullanılmasının daha doğru olduğu gözlemlenmiştir. Elde edilen teorik sonuçların doğrulanması MATLAB/Simulink ortamında ağ üzerinden kontrol edilen doğrusal olmayan DA-DA yükselten çevirici modeli için zaman düzlemi üzerinde yapılan benzetim çalışmalarında ve doğrusallaştırılmış sistem modeli üzerinde yarı-polynom eşlemeye dayalı kök bulucu (Quasi-Polynomial Root-Finder- QPmR) algoritması ile yapılmıştır. Benzetim sonuçlarının doğrusallaştırma işlemlerinden kaynaklı olarak teorik sonuçlardan farklı olsa da çok yakın değerler verdiği gözlemlenmiştir. Tez aşağıda verilen 6 bölümden oluşmaktadır.

- Bölüm I’de literatür taramasına ve tez kapsamında yapılan çalışma hakkında genel bilgiye yer verilmiştir.
- Bölüm II’de DA-DA yükselten çeviricinin açık çevrim modeli üzerinden, anahtarlamadan ve anahtarlama amacıyla kullanılan yarıiletken elemanlar nedeniyle zamana bağlı ve doğrusal olmayan DA-DA çevirici modelinin kararlılık analizinin yapılabilmesi için doğrusal modelinin elde edilmesine yer verilmiştir. Devamında yerel GMDGM ve AMDGM kontrolü hakkında bilgilere yer verilmekte ve yerel kontrolör kullanılan bir DA-DA yükselten çeviricinin denge noktalarının incelenmesine ve kararlılık analizlerine yer verilmiştir. İlerleyen kısımlarda ise ağ üzerinden kontrol yapısının çevirici modeline uygulanmasına ve ağ üzerinden kontrol edilen yerel ve merkezi kontrolör arasında haberleşme zaman gecikmesi içeren DA-DA yükselten çeviricinin dinamik modelinin ve sistemin karakteristik denkleminin haberleşme zaman gecikmesi içerecek şekilde elde edilmesine yer verilmiştir.
- Bölüm III’de, Bölüm II’de elde edilen doğrusallaştırılmış DA-DA çevirici modeli için üstel terimin eliminasyonu metodu ile farklı PI kontrolör kazanç değerlerinde MADB değerlerinin elde edilmesine, bazı değerlerinin MATLAB/Simulink ortamında doğrusal olmayan sistem modeli üzerinde benzetim çalışmaları ile

doğrulanmasına ve doğrusallaştırılmış çevirici modeli için elde edilen teorik MADB değerinin QPmR algoritması ile doğrulanmasına yer verilmiştir.

- Bölüm IV’de ise Bölüm III’deki benzer işlemler Rekasius yerine koyma metodu için tekrarlanmıştır.
- Bölüm V’de ise Bölüm III’deki benzer işlemler bu kez frekans tarama testi için tekrarlanmıştır.
- Bölüm VI’da ise üç farklı metodun ve elde edilen sonuçların birbirine göre üstünlükleri ve dezavantajlarının; çözülen polinomun derecesi, uygulanma kolaylığı ve MATLAB üzerinde algoritma haline getirilebilmesi bakımından karşılaştırılmasına yer verilip, elde edilen sonuçlarının genel olarak yorumlanması ve tezin devamı olarak gelecekte yapılabilecek çalışmalarдан bahsedilmiştir.

BÖLÜM II

AĞ ÜZERİNDEN KONTROL EDİLEN YEREL AKIM MOD KONTROLLÜ DA-DA YÜKSELTEM ÇEVİRİCİ MODELİ

Bu bölümde ağ üzerinden kontrolden kaynaklı olarak merkezi ve yerel kontrolör arasında haberleşme zaman gecikmesi içeren DA-DA yükselten çeviricinin dinamik modelinin açık çevrim DA-DA yükselten çevirici üzerinden elde edilmesi için,

- Açık çevrim DA-DA yükselten çeviricinin ortalama durum uzayı modelinin elde edilmesi
- DA-DA yükselten çeviricinin uygun çıkış gerilimini sağlaması için çalışma oranı ayarlama metodlarından uygun metodun seçilmesi
- DA-DA yükselten çeviricinin kapalı çevrim kontrolü için uygun yerel kontrol metodunun seçilmesi
- Yerel kontrolör içeren DA-DA yükselten çeviricinin dinamik modelinin elde edilmesine ve sistem parametreleri cinsinden akım ve gerilim kazancına bağlı olarak sistemin kararlığının incelenmesi
- Yerel kontrolör ile kontrol edilen DA-DA yükselten çeviricinin merkezi kontrolör olarak PI kontrolör içeren ağ üzerinden kontrol sistemine dâhil edilmesine ve ağ üzerinden kontrolden kaynaklı olarak ortaya çıkan haberleşme zaman gecikmeleri etkilerinin sistemin dinamik modeline dâhil edilmesi
- Zaman gecikmesine bağlı kararlılık analizinin yapılabilmesi için ağ üzerinden kontrol edilen sistemin denge noktaları etrafında doğrusallaştırılıp sistem karakteristik denkleminin elde edilmesi


işlemleri sırasıyla gerçekleştirılmıştır.

2.1 Açık Çevrim DA-DA Yükselten Çevirici Modeli

Genel DA-DA yükselten çevirici topolojisi Şekil 2.1'de verilmiştir. Devrenin ortalama


modeli aşağıdaki varsayımlar kabul edilerek elde edilecektir.

- Sistem kayıpsız kabul edilerek endüktans ve kapasitansa ait iç dirençler ihmali edilmiştir.
- Sistemin sürekli iletim modunda (CCM) çalıştığı varsayılarak çevirici anahtarın iki durumu için analiz edilmiştir.
- Çeviricinin anahtarlamasının ideal olduğu ve çalışma oranının anahtarlamadan kaynaklı olarak değişmediği varsayılmıştır.
- Giriş kaynağının ideal DA kaynak olduğu ve bir anahtarlama periyodu boyunca kapasitör akımının ortalamasının sıfır olduğu varsayılmıştır.



Şekil 2.1. DA-DA yükselten çevirici modeli

Yukarıda yapılan varsayımlar yardımcıyla anahtarın açık ve kapalı olmasına göre Şekil 2.1'deki devrenin analizi yapılmıştır. Anahtar kapalı olduğunda Şekil 2.2.(a)'da gözüktüğü üzere endüktans üzerinden $t_{kapalı}$ süresince akım akar ve endüktans manyetik alanda enerji depolar.



Şekil 2.2. Anahtar kapalı (a) iken ve anahtar açık (b) iken DA-DA yükselten çevirici eşdeğer devreleri

Bu süre içerisinde yük kaynaktan ayrılmıştır ve kapasitans üzerinden yük beslenmektedir. Bu durumda Kirchhoff yasaları Şekil 2.2.(a)'ya uygulanırsa Denklem (2.1), (2.2) ve (2.3) ile ifade edilen denklemler elde edilir.

$$v_L = L \frac{di_L}{dt} = E \Rightarrow \frac{di_L}{dt} = \frac{E}{L} \quad (2.1)$$

$$i_C = C \frac{dv_c}{dt} = -i_o = -\frac{v_o}{R} \Rightarrow \frac{dv_c}{dt} = -\frac{v_o}{RC} \quad (2.2)$$

$$v_o = v_c \quad (2.3)$$

Anahtar açık olduğunda Şekil 2.2.(b)'den gözüktüğü üzere $t_{açık}$ süresince kaynak ve endüktans, kapasitansı şarj ederek yükü beslemektedir. Bu durumda Kirchhoff yasaları Şekil 2.2.(b)'ye uygulanırsa Denklem (2.4), (2.5) ve (2.6) ile ifade edilen denklemler elde edilir (Krein vd., 1990).

$$E = L \frac{di_L}{dt} + v_o \Rightarrow \frac{di_L}{dt} = \frac{E - v_o}{L} \quad (2.4)$$

$$i_L = i_C + i_o = C \frac{dv_c}{dt} + i_o \Rightarrow \frac{dv_c}{dt} = \frac{i_L}{C} - \frac{v_o}{RC} \quad (2.5)$$

$$v_o = v_c \quad (2.6)$$

2.1.1 DA-DA yükselten çeviricinin sürekli iletişim modunda çalışması durumunda endüktansın ve kapasitansın kritik değerinin belirlenmesi


DA-DA anahtarlamalı çeviricilerde endüktans üzerindeki akımın bir periyot boyunca sürekli olması ve olmamasına bağlı olarak iki çalışma durumu oluşur. Bu durumlardaki çalışma endüktansın değerine bağlı olup endüktans değeri belli bir değerden küçük ise çeviriçi sürekli iletişim modunda (DCM), aksi durumda ise CCM modunda çalışır. CCM ve DCM çalışma modları arasındaki sınır durumunda bir periyot sonunda endüktans akımının değeri sıfıra eşittir. Bu durum ortalama endüktans akımının endüktans akımındaki dalgalanmanın yarısına, ortalama kapasitans geriliminin ise gerilimdeki dalgalanmanın yarısına eşit olma durumuna denk gelir (Mohan vd., 2017). Şekil 2.3'den

görüldüğü üzere endüktans akımın anahtar kapalı olduğu süre boyunca değişimi Denklem (2.7)'de verildiği gibidir.

$$\Delta I = \frac{t_{kapali} E}{L} = \frac{dT_S E}{L} = \frac{Ed}{Lf_S} \quad (2.7)$$

Sınır durumunda endüktanstaki ortalama akım değeri ve endüktansın kritik değeri Denklem (2.8)'de verilmiştir.

$$\frac{Ed}{2f_S L} = I_L = I_S = \frac{I_O}{1-d} = \frac{V_O}{(1-d)R} \Rightarrow L_{kri} = \frac{d(1-d)^2 R}{2f_S} \quad (2.8)$$



Şekil 2.3. DA-DA yükselten çeviricinin CCM ve DCM sınırlarında çalıştığı durumda oluşan endüktans akımı

CCM çalışma için kapasitansın kritik değeri ise Denklem (2.9)'dan bulunur.


$$C_{kri} = \frac{d}{2f_S R} \quad (2.9)$$

Kapasitans geriliminin bir periyot boyunca değişimi ise Denklem (2.10)'da verildiği gibidir.

$$\Delta V_C = \frac{dV_O}{Rf_S C} \quad (2.10)$$

2.2 DA-DA Yükselten Çevirici Ortalama Durum Uzay Modeli

Anahtarlamalı DA-DA çeviriciler; anahtarlama şekli, güç elemanları, endüktans gibi pasif devre elemanları ve parazitik etkilerden dolayı doğrusal olmayan dinamik sistem özelliği gösterirler. Güç elemanlarının anahtarlamasından dolayı bu çeviricilerinin çalışması zamanla değişir. Bu tip zamanla değişen doğrusal olmayan sistemleri kontrol etmek için kontrolör tasarlama ihtiyacı ortaya çıkar. Ancak genel kontrol teorisi metotları doğrusal zamanla değişmeyen sistemlere uygulanabilirken, zamanla değişen doğrusal olmayan sistemlere uygulanmadığından bu tip zamanla değişen doğrusal olmayan sistemlerin, denge noktaları civarında doğrusal hale getirmesini gerektirir. Bunu gerçekleştirmek için zamanla değişen doğrusal olmayan sistemlerin küçük sinyal modellerinin elde edilmesi gereklidir (Modabbernia, 2013).



Şekil 2.4. Zamanla değişen doğrusal olmayan bir sinyale ortalama metotlarının uygulanması

Zamanla değişen doğrusal olmayan DA-DA anahtarlamalı çeviricilerinin analizi nümerik veya analitik olarak yapılabilir. Nümerik metotlar uygulaması kolay olup birçok algoritma ve devre benzetim programları sonuç elde etmek için kullanılabilir. Ancak bu metotlar zaman alıcı olması ve anahtarlama davranışlarının anlaşılması nedeniyle tercih edilen metotlar değildir. Diğer yandan analitik metotlar ise anahtarlamalı çeviricilerinin performans ve çalışması hakkında bilgi veren analitik denklemle ifade edilir. Analitik metodlardan en çok tercih edilen metot küçük sinyal analizi metodudur. Bu metot ile Şekil 2.4'deki zamanla değişen doğrusal olmayan $x(t)$ sinyali çeşitli küçük sinyal analiz metotları uygulanarak Şekil 2.4'deki gibi zamanla değişen $x(t)$ sinyalini takip eden sürekli $\bar{x}(t)$ sinyali haline getirilir. Küçük sinyal analizi; devre ortalama

metodu, durum uzay ortalama modeli ve DGM anahtar modelleme gibi üç farklı metot kullanılarak elde edilebilir (Tajuddin vd., 2009).

Devre ortalama metodunda anahtarlama elemanı yerine ortalama devre bileşenleri yerleştirilir. Güç katmanı ile ilgili elemanların ortalamasını aldığından dolayı literatürde devre ortalama metodu olarak bilinir. Bu metot çeviricinin çalışmasına fiziksel bir bakış açısı sunar ve kayıpların parazitik ve tam değerlerini içerdiginden sistemin dinamik performansını, doğruluğunu ve güvenirliliğini artırır (Akbarabadi vd., 2013). Metot DA-DA çeviricinin güç katmanının ortalama modelini geliştirmek için devre değişkenlerinin zamana göre ortalanmış davranışını kullanılır (Choi, 2013).

Durum uzay ortalama modellemesi metodu ise ilk kez Middlebrook ve Cuk (1976) tarafından önerilip Krein vd. (1990) tarafından genişletilmiş bir metottur. Bu metot ile zamanla değişen doğrusal olmayan sistemin küçük sinyal davranışının doğrusal zamanla değişmeyen durum denklemleri cinsinden ifade edilir. Metot güç katmanın zamana göre ortalanmış dinamiklerini ifade eden durum uzay denklemlerini kullanır. Bu metot çeviricinin doğal zaman sabitinin çalışma anahtar periyodundan çok büyük olduğu durumlarda uygulanabilir. Bu metot ile doğrusal olmayan tüm sistem doğrusal hale getirilir.

DGM anahtar modelleme metodu literatüre son zamanlarda girmiş olan bir metot olup basit devre analizleri yardımıyla doğrusal olmayan çeviriçi devresine, küçük sinyal AA ve DA analizlerin yapılmasına dayanır. Bu metotta durum uzay ortalama metodundan farklı olarak sadece anahtarlama ile ilgili doğrusal olmayan durumlar doğrusallaştırılır (Moussa ve Morris, 1990).

Bu tez kapsamında zamanla değişen doğrusal olmayan DA-DA yükseltten çeviriçi modelinin küçük sinyal analizi, sistemi denge noktaları etrafında yaklaşık olarak sürekli ve doğrusal hale getiren durum uzay ortalama metodu ile yapılmıştır (Krein vd., 1990; Middlebrook ve Cuk, 1976; Sangswang ve Nwankpa, 2002). Şekil 2.1'de verilen devrenin enerji depolayan iki elemanı olduğundan ikinci dereceden bir devre olduğu gözükmektedir. Sistemin durum uzay değişkenleri bu iki enerji depolayan elemana bağlıdır. Kapasitansa ait gerilim ve endüktansa ait akım değerleri durum değişkeni seçilir. Anahtarlama elemanından dolayı CCM durumu için 2 alt devre Şekil 2.2'deki gibi

anahtarlama durumuna göre oluşur. Anahtarın kapalı olduğu duruma ait Denklem (2.1) ve (2.2) durum denklemi olarak yazılırsa Denklem (2.11) ve (2.12) elde edilir.

$$\begin{aligned}\dot{x}_{\text{kapalı}}(t) &= A_{\text{kapalı}}x(t) + B_{\text{kapalı}}u(t) \\ y(t) &= C_{\text{kapalı}}x(t)\end{aligned}\quad (2.11)$$

$$\begin{aligned}\dot{x}_{\text{kapalı}}(t) &= \begin{bmatrix} \dot{i}_L(t) \\ \dot{v}_C(t) \end{bmatrix} = \begin{bmatrix} 0 & 0 \\ 0 & -1/RC \end{bmatrix} \begin{bmatrix} i_L(t) \\ v_C(t) \end{bmatrix} + \begin{bmatrix} 1/L \\ 0 \end{bmatrix} E \\ y(t) &= [0 \ 1] \begin{bmatrix} i_L(t) \\ v_C(t) \end{bmatrix}\end{aligned}\quad (2.12)$$

Burada $\dot{x}_{\text{kapalı}}(t)$ durum değişkenlerinin zamana göre türevini, $x_{\text{kapalı}}(t)$ durum değişkenlerini, $A_{\text{kapalı}}$ sistem matrisini, $B_{\text{kapalı}}$ giriş matrisini, u kontrol değişkenini, y çıkış denklemini ve $C_{\text{kapalı}}$ çıkış matrisini temsil etmektedir. Anahtarın açık olduğu duruma ait Denklem (2.4) ve (2.5) durum denklemi olarak yazılırsa Denklem (2.13) ve (2.14) elde edilir.

$$\begin{aligned}\dot{x}_{\text{açık}}(t) &= A_{\text{açık}}x(t) + B_{\text{açık}}u(t) \\ y(t) &= C_{\text{açık}}x(t)\end{aligned}\quad (2.13)$$

$$\begin{aligned}\dot{x}_{\text{açık}}(t) &= \begin{bmatrix} \dot{i}_L(t) \\ \dot{v}_C(t) \end{bmatrix} = \begin{bmatrix} 0 & -1/L \\ 1/C & -1/RC \end{bmatrix} \begin{bmatrix} i_L(t) \\ v_C(t) \end{bmatrix} + \begin{bmatrix} 1/L \\ 0 \end{bmatrix} E \\ y(t) &= [0 \ 1] \begin{bmatrix} i_L(t) \\ v_C(t) \end{bmatrix}\end{aligned}\quad (2.14)$$

Burada $\dot{x}_{\text{açık}}(t)$ durum değişkenlerinin zamana göre türevini, $x_{\text{açık}}(t)$ durum değişkenlerini, $A_{\text{açık}}$ sistem matrisini, $B_{\text{açık}}$ giriş matrisini, u kontrol değişkenini, y çıkış denklemini ve $C_{\text{açık}}$ çıkış matrisini temsil etmektedir. Anahtarın durumuna göre elde edilen iki durum uzay modeli, durum uzay ortalama metodu ile sürekli doğrusal tek bir durum uzay denklemi olarak ifade edilirse Denklem (2.15) ve (2.16) elde edilir. CCM modunda dT_s süresince kapalı olan anahtar durumuna ait durum denklemeleri ile $(1 - d)T_s$ süresince açık olan anahtarın durum denklemeleri bir periyot boyunca toplanırsa;

$$\begin{aligned}\dot{x}(t) &= d(A_{\text{kapalı}}x(t) + B_{\text{kapalı}}u(t)) + (1-d)(A_{\text{açık}}x + B_{\text{açık}}u(t)) \\ \dot{x}(t) &= (A_{\text{açık}} + d(A_{\text{kapalı}} - A_{\text{açık}}))x(t) + (B_{\text{açık}} + d(B_{\text{kapalı}} - B_{\text{açık}}))u(t) \\ \dot{x}(t) &= (A_1 + dA_2)x(t) + Bu(t)\end{aligned}\quad (2.15)$$

$$\begin{aligned}y(t) &= dC_{\text{kapalı}}x(t) + (1-d)C_{\text{açık}}x(t) \\ y(t) &= (C_{\text{açık}} + d(C_{\text{kapalı}} - C_{\text{açık}}))x(t) \\ y(t) &= Cx(t)\end{aligned}\quad (2.16)$$

iki alt devre bu metot yardımıyla tek bir devre gibi doğrusal sürekli olarak ifade edilebilir. Burada katsayılar DA-DA yükselten çevirici için Denklem (2.17)'deki gibidir.

$$A_1 = \begin{bmatrix} 0 & -1/L \\ 1/C & -1/RC \end{bmatrix}; A_2 = \begin{bmatrix} 0 & 1/L \\ -1/C & 0 \end{bmatrix}; B = \begin{bmatrix} 1/L \\ 0 \end{bmatrix}; C = \begin{bmatrix} 0 & 1 \end{bmatrix} \quad (2.17)$$

2.3 DA-DA Yükselten Çevirici Anahtarlama Kontrol Metotları


DA-DA çeviricilerde anahtarın açık kalacağı süre istenilen çıkış gerilimini verecek şekilde anahtarın kontrol sinyali ile kontrol edilmesiyle gerçekleştirir. Kontrol sinyali çeşitli modülasyon metotları ile oluşturularak anahtarın kontrol edilmesi sağlanır. DA-DA çeviricilerinin kontrolünde kullanılan iki temel modülasyon tekniği DGM ve DFM metodudur. İki metotta da amaç Denklem (2.18) ile verilen çalışma oranının değiştirilmesidir (Agnihotri vd., 2010).

$$d = t_{\text{kapalı}}f_S = \frac{t_{\text{kapalı}}}{T_S} \quad (2.18)$$

DGM metodunda anahtarın kontrolü sabit frekansta anahtarın açık ve kapalı kalma süreleri değiştirerek yapılır iken DFM metodunda ise değişken frekansta anahtarın darbe sürelerin sabit tutularak yapılır. DFM metodunda çalışma oranı üç farklı şekilde gerçekleştirilebilir. Bunlar;

- Anahtarın kapalı kalma süresi sabit iken açık kalma süresini değiştirerek
- Anahtarın açık kalma süresi sabit iken kapalı kalma süresini değiştirerek

- Anahtarın açık ve kapalı kalma sürelerinin her ikisini birden değiştirek yapılabılır.



Şekil 2.5. DGM kontrollü DA-DA yükselten çevirici modeli

DFM metodunun başlıca dezavantajı çeviricide tahmin edilemez elektromanyetik etkileşime (EMI) sebep olma ihtimalidir. DGM metodu EMI filtreleme zorluğu olmaması, ticari olarak entegre devre kontrolörlerinin ulaşılabilir ve ucuz olması sebebi ile en çok kullanılan ve gerçekleştirmesi basit olan bir kontrol metodudur (Ang, 1995).

DGM metodunun gerçekleştirilmesi Şekil 2.5'de verilmiştir. Şekil 2.5'de görüldüğü üzere karşılaştırıcı üçgen dalga ile referans giriş sinyali $d(x)$ 'i karşılaştırıp eğer referans giriş sinyalinin genliği üçgen dalgadan büyük ise çıkışına sıfır eğer tam tersi referans giriş sinyalinin genliği üçgen dalganın genliğinden küçük ise çıkışa lojik bir seviyesinde $h(t, T_s)$ anahtarlama sinyalini vermektedir. Daha sonra ise kapı sürücü devresi yardımıyla anahtarlama yapılmaktadır.

$$h(t, T_s) = U(d(x) - tri(t, T_s)) = U(d(x) - \frac{t \bmod T_s}{T_s}) \quad (2.19)$$

Burada T_s ve $d(x)$ sırası ile anahtarlama periyodu ve çalışma oranıdır. U ise birim basamak fonksiyonudur. Yeteri kadar büyük anahtarlama frekanslarında Denklem (2.19)'daki $h(t, T_s)$, $d(x)$ 'e eşit olur (Sangswang ve Nwankpa, 2004). Eğer referans sinyalinin genliği sabit ise yani açık çevrim bir kontrol var ise bu durumda $d(x)$ ifadesi zamandan bağımsız olacağından D ile temsil edilir.

2.4 DA-DA Yükselten Çevirici Kapalı Çevrim Kontrolü


Bir DA-DA anahtarlamalı çeviricinin performansı giriş gerilimi ve yük değişimine duyarlı olduğundan çeviricinin performansını belirleyen temel iki nitelik hat ve yük regülasyonudur. Yük regülasyonu, yük akımındaki $1mA$ 'lik değişimin yük geriliminde yaptığı değişim olarak tanımlanırken hat regülasyonu ise giriş gerilimindeki $1V$ 'luk değişimin çıkış gerilimine etkisi olarak tanımlanır. Bir çeviricinin yük ve hat regülasyonları büyük ölçüde anahtarlama elemanın kontrol yapısına bağlıdır. DGM metodu daha önceki kısımlarda da bahsedildiği üzere anahtarlamalı DA-DA çeviricilerde en çok kullanılan kontrol metodudur. Gerekli olan sinyalin ulaşılabilir olmasına göre iki tip DGM kontrol metodu vardır. Bunlardan birincisi GMDGM kontrol diğeri ise AMDGM kontrol olarak adlandırılır. GMDGM kontrol metodunda çıkış gerilimi yardımı ile DGM sinyali üretilir. AMDGM kontrol metodunda ise çıkış geriliminin yanında endüktans akımı da anahtarlama elemanı için gerekli DGM sinyalini üretmek için kullanılır (Ang, 1995).

2.4.1 Gerilim mod DGM kontrol yapısı

GMDGM kontrolde çeviricinin çıkış gerilimi yardımı ile elde edilen kontrol sinyali rampa sinyali ile karşılaştırarak bu iki sinyalin etkileşimine göre anahtarın açık ve kapalı kalma süresi ayarlanmaktadır. DGM metodunda zamanla değişen parçalı doğrusal dalga şekli gerekli olduğundan GMDGM kontrolde bu zamanla değişen dalga şekli kontrolörün içerisinde yer alan rampa sinyali ile üretilir.

DA-DA yükseltten çeviricinin GMDGM kontrolüne ait şematik görsel Şekil 2.6'da verilmiştir. Burada hata yükselticinin çeviricinin çıkış gerilimi ile sabit referans gerilimini karşılaştırarak hata sinyalini ürettiği gözükmeftedir. Denklem (2.20)'deki üretilen hata sinyalinin kullanılan karşılaştırıcının evirmeyen girişine bağlanması ve referans olarak uygulanan üçgen dalga ile karşılaştırılması sonucunda uygun anahtarlama sinyali üretilir (Ang, 1995).

$$d(x) = V_{ref} - \frac{Z_2}{Z_1} (V_O - V_{ref}) \quad (2.20)$$



Şekil 2.6. Gerilim mod DGM kontrollü DA-DA yükselten çevirici modeli

2.4.2 Akım mod DGM kontrol yapısı


AMDGM kontrolde çalışma oranı $d(x)$, referans kontrol sinyali tarafından belirlenen endüktans akımı tarafından belirlenir. AMDGM kontrol, GMDGM kontrolden bazı üstünlükler sahiptir. Bunlar;

- Anahtarlama elemanı kesime gideceği zaman endüktans akımının kontrol sinyali seviyesine ulaşması gereklidir. Böylelikle kontrol sinyalleri ayarlanarak aşırı anahtarlama akımları kolaylıkla önlenebilir.
- Birden fazla çeviri paralel bağlandığında aynı kontrol sinyalini kullanacağından tüm çeviriciler aynı akımı taşır ve bundan dolayı yük paylaşma problemi olmadan çalıştırılabilir.
- GMDGM kontrolden farklı olarak AMDGM kontrol etkili bir şekilde çevrim kazancından bir kutup azaltır. Böylece geri besleme ağ tasarımı daha kolay olur (Hsu vd., 1979).

AMDGM kontrol endüktans akımının algılanması metoduna göre birçok farklı metotlarla gerçekleştirilebilir. Bunlardan en yaygın olan metotlar tepe akım mod DGM (TAMDGM) kontrol, ortalama akım mod DGM (OAMDGM) ve yük kontrol akım mod DGM (YKAMDGM) kontrol metotlarıdır. Günümüzde AMDGM kontrol GMDGM kontrole


göre daha yaygın olarak kullanılmaktadır. Tüm DGM ile çalışma oranı kontrol edilen çeviricilerde endüktans akımı, frekans yeteri kadar büyük olduğunda anahtar iletimde iken doğrusal olarak arttığından ve kesimde iken ise doğrusal olarak azaldığından endüktans akımı dalga şeklinde GMDGM kontroldeki rampa sinyali ihtiyacını ortadan kaldırır.

Şekil 2.7'deki temel AMDGM kontrolünde sistem iki geri besleme çevrimi içermektedir. Bunlardan biri çıkış geriliminden kontrol sinyalini oluşturarak iç çevrime iletir ve endüktans akımının yardımıyla çıkış gerilimini sabit bir değerde tutar. Diğer ise endüktans akımının ölçülüp gerilime dönüştürülmesi ile elde edilen gerilim sinyali, kontrol sinyali ile karşılaştırılarak anahtarın iletimde ve kesimde kalma süreleri ayarlanır. AMDGM kontrolde böylece üçgen dalga şeklinde sahip endüktans akımı GMDGM'deki rampa sinyalinin yerini almış olur (Ang, 1995).



Şekil 2.7. Akım mod DGM kontrollü DA-DA yükselten çevirici modeli

Geçmişte rampa sinyalinin üretilmesi günümüzdeki kadar kolay olmaması nedeniyle endüktans akım dalga şeklindeki kullanılması bu yönden avantajlı olmuştur. Ancak AMDGM kontrolde çalışma oranı %50'yi aşlığında ortaya çıkan kararsızlık durumu bu kontrol tipinin dezavantajıdır.



Sekil 2.8. Rampa fonksiyonu ile kompanze edilmiş DA-DA yükselten çevirici AMDGM kontrol metotları

Ortaya çıkan bu kararsızlık durumu, endüktans akımı örneklemeye ya da kontrol sinyaline yapay periyodik rampa sinyali eklenerek giderilebilir. Kararsızlık durumları akım geri besleme sinyali ile rampa sinyalinin toplanıp ve sonuçlanan sinyalin kontrol sinyali ile karşılaştırılması ile giderilmiş olur. Rampa sinyali yardımıyla DGM kontrol işlemi ile çeviriçi kararlı hale getirildiği gibi çeviriçinin çalışma oranının %50'den daha büyük değerlerde olması sağlanır. İlk çıktığı zamanlar rampa sinyal ihtiyacını kaldırılmış olsa da alt harmonik salınımıları önlemek için yeniden rampa sinyali gerektirmesine rağmen AMDGM kontrol hala GMDGM kontrole göre avantajlara sahip olup uygulamalarda daha çok tercih edilmektedir.

Sekil 2.8'de AMDGM kontrol metodlarından TAMDGM, OAMDGM ve yük kontrol AMDGM (YKAMDGM) kontrol metodlarına yer verilmiştir. S_1 ve S_2 anahtarlarının konumuna göre bahsedilen 3 akım mod kontrol metodu DA-DA yükselten çevirici için gerçekleştirilebilmektedir. Çizelge 2.1'de anahtar durumlarına göre gerçekleştirilen kontrol metodu verilmiştir.

Çizelge 2.1. Şekil 2.8'deki üç farklı akım mod kontrol metodunun gerçekleştirilmesi için gerekli anahtar konfigürasyonu

Akım Mod DGM Kontrol Metodu	S_1	S_2
TAMDGM Kontrol	1	2
OAMDGM Kontrol	2	2
YKAMDGM Kontrol	1	1

Yukarıda bahsedilen 3 AMDGM kontrol metodundan TAMDGM kontrol aşağıda bahsedilen sebeplerden dolayı bu tez çalışması sırasında tercih edilmiştir.


- Akım ölçümü diğer yapılara göre daha kolaydır.
- Ölçülen tepe akım değeri anahtarlama elemanın aşırı akım koşullarından korumak için belirlenebilir.
- DA-DA çevirimcilerinin dinamik performansını iyileştirir. Yükselten ve düşüren-yükselten çevirimcilerinin güç katmanına ilişkin transfer fonksiyonlarında sağ yarı düzlemdeki sıfırı kaldırırlar.
- Çevirici dinamiklerinin hassasiyetini azaltır.
- Kompanzatör tasarımını, kompanzatör sıfır ve kutup sayısını azaltarak basitleştirir.

2.5 DA-DA TAMDGM Kontrollü Yükselten Çevirici Modeli

Şekil 2.8'de verilen model , Çizelge 2.1 yardımıyla aşağıda verilen şekilde düzenlenirse Şekil 2.10'daki model elde edilir.

- Şekil 2.8'de verilen model TAMDGM kontrol modunda çalışacak şekilde düzenlenir.
- Choi'de (2013) önerilen eşdeğer modelleme yardımıyla işlemsel yükselteçler Şekil 2.9'daki şekilde düzenlenir.


- Akımı gerilime dönüştüren kompensatör ile hata yükseltme yükselticisi sırası ile akım geri besleme katsayısı $k_1(A^{-1})$ ve gerilim geri besleme katsayısı $k_2(V^{-1})$ ile ifade edilir.



Şekil 2.9. AMDGM kontrol eşdeğer devresi (a) düzenlemiş eşdeğer devresi (b)

Şekil 2.10'daki sistem için Bölüm 2.2'de elde edilen durum uzay modeli Denklem (2.15)-(2.19) ile ve Denklem (2.21) ile yeniden ifade edilebilir.

$$d(x) = V_{ref} - k_1 i_L - k_2 v_O = V_{ref} - k_1 i_L - k_2 v_C \quad (2.21)$$



Şekil 2.10. Eşdeğer TAMDGM kontrollü DA-DA yükselten çevirici modeli

Krein vd'de (1990) gösterildiği üzere yeterince büyük anahtarlama frekanslarında Denklem (2.19) $d(x)$ 'e eşit alınabilir. Bu durumda Denklem (2.15), Denklem (2.22) ile ifade edilir.

$$\dot{x} = (A_1 + d(x)A_2)x + Bu \quad (2.22)$$

Elde edilen denklemler diferansiyel denklem takımı olarak Denklem (2.23) ve (2.24)'deki gibi ifade edilir.

$$\frac{dv_c}{dt} = \frac{1}{C} \left[i_L - V_{ref}i_L + k_1 i_L^2 + k_2 v_c i_L - \frac{v_c}{R} \right] \quad (2.23)$$

$$\frac{di_L}{dt} = \frac{1}{L} \left[V_{ref}v_c - k_1 v_c i_L - k_2 v_c^2 - v_c + E \right] \quad (2.24)$$

2.6 TAMDGM Kontrollü DA-DA Yükselten Çevirici Modelinin Doğrusallaştırılması ve Kararlılığının Sistem Parametreleri Cinsinden İncelenmesi

Middlebrook ve Cuk'da (1976) ifade edildiği şekilde elde edilen ortalanmış model geri beslemeden kaynaklı doğrusal olmayan terimler içermektedir. Elde edilen sistem modeli bazı sistem parametreleri değerinde kapalı çevrim kararsızlığına ve sistem dinamiklerinde değişikliklere sebep olabileceği gözükmektedir. Chakrabarty vd.'de (1996) belirtildiği üzere Denklem (2.23) ve (2.24) ile verilen ikinci dereceden sistemde iki tip çatallanma gözükabilir. Bu çatallanmalar sistemin özdeğerlerine bağlı olarak aşağıda verildiği durumlarda ortaya çıkabilir.

- Özdeğerlerin sanal ekseni orijin üzerinde kesmesi ile oluşan eyer noktası çatallanması
- Özdeğerlerin sanal ekseni bir çift olarak kestiği Hopf çatallanması

Daha önce de bahsedildiği üzere çeviricinin kararlılık analizinin tam olarak yapılabilmesi için sistemin doğrusal hale getirilmesi gerekmektedir. Bu amaçla sistemin belirli denge noktaları etrafında doğrusal hale getirilmesi gerekir. Sistemin denge noktaları sistemin kararlı hal çalışma durumunda aldığı değeri ifade ettiğinden denge noktalarında sistem durum değişkenlerinin zamana göre türevinin sıfır olması gerekliliğinden Denklem (2.23) ve (2.24)'ün sol tarafı sıfıra eşitlenerek endüktans akımı ve kapasitans gerilimi için denge noktaları Denklem (2.25) ve (2.26)'dan hesaplanabilir.

$$I_L = i_L^{ss} = \frac{V_{ref} - 1 - k_2 V_C}{k_1} + \frac{E}{k_1 V_C} \quad (2.25)$$

$$\frac{k_1}{R} (v_c^{ss})^3 + k_2 E (v_c^{ss})^2 + (1 - V_{ref}) E v_c^{ss} - E^2 = 0 \quad (2.26)$$

Denklem (2.26)'nın çözümü çıkış gerilimi için denge noktası elde etmemizi sağlar. Üçüncü dereceden bu denklem sistemin kararlı olup olmadığını belirler. Bu denklemin üç kökünden birisi istenilen çıkış gerilimi değeri V_c^0 olduğundan Denklem (2.26), Denklem (2.27) şeklinde ifade edilebilir. Denklem (2.27)'nin katsayıları Denklem (2.28) verilmiştir.

$$\frac{k_1}{R} (v_c^{ss})^3 + k_2 E (v_c^{ss})^2 + (1 - V_{ref}) E v_c^{ss} - E^2 = (v_c^{ss} - V_C^0) \left(a (v_c^{ss})^2 + b v_c^{ss} + c \right) \quad (2.27)$$

$$\begin{aligned} a &= \frac{k_1}{R}; \\ b &= \frac{k_1}{R} V_C^0 + k_2 E; \\ c &= \frac{E^2}{V_C^0} = \frac{k_1}{R} (V_C^0)^2 + k_2 E V_C^0 + (1 - V_{ref} E); \end{aligned} \quad (2.28)$$

Denklem (2.27)'nin diğer bilinmeyen iki kökü için ikinci derecen denklemin discriminant ifadesine bağlı olarak 3 farklı durum ortaya çıkar. Bunlar;

- a) Denklemin discriminant ifadesi sıfıra eşit ise bu durumda sistemin bir tane de çift katlı reel kökü vardır.
- b) Denklemin discriminant ifadesi sıfırdan büyük ise bu durumda sistemin iki tane daha farklı gerçek kökü vardır.
- c) Denklemin discriminant ifadesi sıfırdan küçük ise bu durumda sistemin iki tane daha karmaşık kökü vardır.

Cevirici parametreleri ve denge noktaları gerçek uzayda olduğundan dolayı karmaşık kök durumunun fiziksel herhangi bir anlamı yoktur ve bu durumda gerçek denge noktası V_c^0 'dır. k_1, k_2 parametreleri diğer sistem parametrelerinden bağımsız olarak sistemin

çatallanma durumunu yani ikinci dereceden sistemin köklerinin durumunu belirlemek için kullanılırsa Denklem (2.28)'deki a , b ve c parametreleri yardımıyla diskriminant ifadesi k_1, k_2 parametrelerine bağlı olarak Denklem (2.29)'daki gibi elde edilir.

$$\Delta = b^2 - 4ac = \left(\frac{k_1 V_C^0}{R} + k_2 E \right)^2 - \frac{4k_1 E^2}{RV_C^0} \quad (2.29)$$

Çatallanma durumunun ortaya çıkması (iki ayrı gerçek kökün bulunduğu) ile kararlı çalışma durumu (fiziksel olarak anlamsız olan karmaşık kök durumu) arasındaki sınır çift katlı kök durumunda ortaya çıkacağından k_1 ve k_2 'nin sistem parametrelerine bağlı sınır şartı diskriminant ifadesi sıfıra eşitlenerek Denklem (2.30)'daki gibi bulunur.

$$k_{2_{1,2}} = -\frac{k_1 V_C^0}{RE} \pm \frac{2\sqrt{k_1}}{\sqrt{RV_C^0}} \quad (2.30)$$

Bilinmeyen sistem parametrelerinden V_{ref} ise Denklem (2.31)'deki gibi Denklem (2.28)'den bulunur.

$$V_{ref} = \frac{k_1}{RE} \left(V_C^0 \right)^2 + k_2 V_C^0 + \left(1 - \frac{E}{V_C^0} \right) \quad (2.31)$$

Seydel'de (1994) önerildiği üzere sistemin doğrusallaştırılmış modeli, Jacobian matris metodunun Denklem (2.23) ve (2.24)'e uygulanması ile Denklem (2.32)'deki gibi elde edilir.


$$J = \begin{bmatrix} \frac{\partial f(v_c)}{\partial v_c} & \frac{\partial f(v_c)}{\partial i_L} \\ \frac{\partial f(i_L)}{\partial v_c} & \frac{\partial f(i_L)}{\partial i_L} \end{bmatrix}_{\substack{v_c=v_c^{ss} \\ i_L=i_L^{ss}}} = \begin{bmatrix} \frac{k_2 i_L}{C} - \frac{1}{RC} & \frac{1 - V_{ref} + k_2 v_c + 2k_1 i_L}{C} \\ \frac{-1 + V_{ref} - 2k_2 v_c - k_1 i_L}{L} & \frac{-k_1 v_c}{L} \end{bmatrix} \quad (2.32)$$

Benzetim çalışmalarında kullanılacak DC-DC yükselten çeviricinin sistem parametreleri Denklem (2.7)- (2.10) yardımıyla Çizelge 2.2.'deki gibi seçilmiştir.

Çizelge 2.2. DA-DA yükselten çevirici parametreleri

C(μ F)	L(mH)	R(Ω)	E(V)	V_C^0 (V)	D	f(kHz)	ΔI (A)	ΔV (V)
2000	4	20	72	120	0.4	40	maks.0.18	maks.0.03

Sistem parametrelerinin seçiminin ardından TAMDGM kontrollü DA-DA çeviricinin gerilim ve akım geri besleme kazanç değerlerine göre kararlılık incelenmesi yapılmıştır.




Şekil 2.11. DA-DA yükselten çevirici k_1 ve k_2 parametrelerine bağlı olarak çalışma bölgeleri

Şekil 2.11'de gözüktüğü üzere sistemin kararlılığı k_1 ve k_2 parametrelerinin seçimine bağlıdır. k_1 ve k_2 parametrelerinin değerine bağlı olarak sistemde 3 farklı durum gözükmemektedir.


- Birinci durum iki eğri arasında kalan alan olup bu bölgede diskriminant ifadesi karmaşık köke sahip olduğundan fiziksel bir anlamı yoktur ve sistem tek bir gerçek çözüme sahip olup bu bölgede sistem istenilen çıkış gerilimini sağlamaktadır.
- İkinci durumda çatallanma eğrisinin sınırlarında diskriminat ifadesi sıfıra eşit olup bu durumda sistemin iki gerçek çözüme sahiptir ve çıkış gerilimi iki değerden birisi olabilir. Ancak bu durumda sistemin istenilen çıkış geriliminde kararlı olup olmayacağı bilinemez.

- Üçüncü durumda eğer çatallanma eğrisinin altındaki bir alanda çalışılıyorsa bu durumda sistemde eyer noktası çatallanması görünür. Ancak sistem çatallanma eğrisinin üstündeki alanda bir bölgede çalışıyorsa sistemde Hopf çatallanması gözükür. Hopf çatallanması durumunda çeviricinin çıkış geriliminin negatif olması gerektiğinden bu bölgedeki değerlerde çalışmanın fiziksel anlamı yoktur ve sistemin istenilen çıkış geriliminde kararlı olup olmayacağı bilinemez.




Şekil 2.12. $k_1 = 0.1$ ve $k_2 = -0.1$ iken DA-DA yükselten çevirici denge noktaları


Şekil 2.12'den Şekil 2.17'ye kadar olan şekillerde tüm sistem parametreleri Çizelge 2.2'deki gibi ve $k_1 = 0.1$ iken belirlenen k_2 değerlerine göre DA-DA yükselten çeviricide oluşabilecek denge noktaları MATLAB ortamında faz düzlemi yardımıyla V_C ve I_L 'ye göre çizdirilmiştir.




Şekil 2.13. $k_1 = 0.1$ ve $k_2 = 0.02$ iken DA-DA yükselten çevirici denge noktaları



Şekil 2.14. $k_1 = 0.1$ ve $k_2 = 0.00458$ iken DA-DA yükselten çevirici denge noktaları




Şekil 2.15. $k_1 = 0.1$ ve $k_2 = -0.0212$ iken DA-DA yükselten çevirici denge noktaları



Şekil 2.16. $k_1 = 0.1$ ve $k_2 = -0.02$ iken DA-DA yükselten çevirici denge noktaları

Çizelge 2.3'de elde edilen her bir denge noktasına ait özdeğerlerin işaretinden yararlanarak TAMDGM kontrollü DA-DA yükselten çevirici için kararlılık analizi yapılmıştır.




Şekil 2.17. $k_1 = 0.1$ ve $k_2 = -0.01$ iken DA-DA yükselten çevirici denge noktaları

Çizelge 2.3. $k_1 = 0.1$ için farklı k_2 değerlerinde DA-DA yükselten çevirici denge noktalarının değişimi

$k_2(V^{-1})$	Denge Noktası Sayısı	i_L^{ss}	v_C^{ss}	Kararlılık
-0.1	3	10	120	Kararsız
		1198	1313.40	Kararlı
		0.03	6.58	Kararlı
-0.06	3	10	120	Kararsız
		372.30	732.19	Kararlı
		0.0967	11.80	Kararlı
0.02	3	10	120	Kararlı
		102.35	-385.95	Kararsız
		0.3487	-22.40	Kararsız
0.00458	2	10	120	Kararlı
		6	-92.95	Kararsız
-0.0212	2	10	120	Kararlı
		6	92.95	Kararlı
-0.02	1	10	120	Kararlı
-0.01	1	10	120	Kararlı

Çizelge 2.3'den açıkça gözüktüğü üzere istenilen çıkış gerilimi değişen her k_1 ve k_2 parametrelerine karşı her durumda sistemin bir denge noktası olmasına rağmen denge noktasının kararlılığı değişmektedir. Eğer DA-DA yükselten çeviricinin çıkış geriliminin istenilen seviyede tutulması isteniyorsa bu durumda k_1 ve k_2 değerlerinin Şekil 2.11'deki çatallanma eğrisinin içinde olacak seçilmesi gereklidir. Şekil 2.18'de tüm sistem parametreleri sabit iken k_2 ile yük direncinin değişimini çıkış gerilimine etkisi yer almaktadır.



Şekil 2.18. $k_1 = 0.25$ ve tüm sistem parametreleri sabit iken $R = 25\Omega$, $R = 20\Omega$ ve $R = 15\Omega$ için k_2 ile çıkış geriliminin değişimi

Şekil 2.18'den de açıkça gözüktüğü üzere k_2 değerinin sabit k_1 değerinde belirli aralık dışında seçilmesi sistemin denge noktalarının sayısının artmasına ve $k_{2,min}$ ve $k_{2,maks}$ değerlerinden de uzaklaşıkça denge noktalarının çok büyük gerilim değerlerine ulaşığı gözlemlenmiştir. Yük direncinin artırılması ile $k_{2,min}$ sınırı büyürken $k_{2,maks}$ sınırının küçüldüğü gözlemlenmiştir. Tüm kararlılık analizlerinde $k_{2,maks}$ değerinin üzerindeki değerlerde DA-DA yükselten çeviricinin çıkışında girişe göre negatif gerilim olacağı anlamına geleceğinden bu değerler DA-DA yükselten çeviricinin fiziksel çalışmasına aykırıdır.


2.7 Ağ Üzerinden Merkezi PI Kontrolör ile Kontrol Edilen DA-DA Yükselten Çevirici Modeli

Daha önceki kısımlarda TAMDGM ile kontrol edilen bir DA-DA yükseltten çeviricinin modelinin elde edilmesine ve kararlılığının incelenmesine yer verilmiştir. Bu kısımda ise TAMDGM kontrollü çeviricinin ağ üzerinden uzaktan merkezi olarak kontrol edilmesi durumunda sistem modelinin elde edilmesine yer verilmiştir. Şekil 2.19'dan gözüktüğü üzere TAMDGM kontrol edilen çevirici modelinin çıkış gerilimini ayarlamada kullanılan referans gerilim sinyali (V'_{ref}), çıkış geriliminin uzaktan gözlemlenmesi ve değiştirilmesi amacıyla merkezi kontrolör ile ağ üzerinden kontrol edilmektedir. Gerçekleştirilen çalışmada literatürdeki çalışmalar ile uygun bir biçimde merkezi kontrolör olarak PI kontrolör tercih edilmiştir (Dong ve Zhang, 2010; Guo vd., 2014). Daha önce kullanılan noktadan noktaya kontrol sistemlerine göre ağ üzerinden kontrol yapısı düşük maliyeti, kolay kurulumu ve kolaylıkla genişleyebilmesi gibi bir çok nedenden dolayı günümüzde kapalı çevrim uzaktan kontrol sistemlerinde tercih edilir hale gelmiştir (Zhang vd., 2018). Ağ üzerinden kontrol sistemi temel olarak 4 ana bölümden oluşur. Bunlar kontrol edilen sistem, sistemin kontrol edildiği merkezi kontrolör, sistemden gerekli ölçüm verilerin alınmasını sağlayan sensörler ve merkezi kontrolörde üretilen uygun kontrol sinyalinin sisteme uygulanmasını sağlayan aktuatördür. Bu bileşenler üzerinden sistemin uzaktan dijital olarak kontrol edilmesi sağlanır (Tan vd., 2018). Ancak kapalı çevrim kontrolünün sağlandığı ağ üzerinden kontrol sistemlerinin analizi zaman gecikmelerinin ve paket kayıplarının ortaya çıkması sebebiyle zordur (Zhou vd., 2017). Ağ üzerinden kontrol yapısından ortaya çıkan bu haberleşme kaynaklı zaman gecikmeleri ağ yapısında kararsızlığa veya düşük seviyeli bir performansa sebep olabilir. Kontrol edilen sistem ve merkezi kontrolörden bağımsız olarak ortaya çıkabilecek bu tür etkileri yok etmek için ağ üzerinden kontrol yapısında ortaya çıkan haberleşme zaman gecikmelerinin de sistemin modellenmesine dâhil edilmesi gereklidir. Ağ üzerinden kontrol yapısında haberleşme zaman gecikmeleri üç farklı şekilde ortaya çıkar. Bunlar;

- Sensörlerden alınan ölçüm verilerinin kontrol merkezine ulaştırılması sırasında ortaya çıkan sensör-kontrolör zaman gecikmesi τ_{sk}
- Kontrolörde uygun kontrol sinyalinin üretilmesi için gerekli olan işlemci zaman gecikmesi τ_k

- Kontrolörde çıkış geriliminin istenilen değerde kalmasını sağlayan kontrol sinyalinin kontrolör ile aktüatör arasında iletiminde meydana gelen kontrolör-aktüatör zaman gecikmesi τ_{ka} 'dır.

Bu zaman gecikmesi türlerinden kontrolör işlemci zaman gecikmesi (τ_k) diğer iki zaman gecikmesi türü ile karşılaşıldığında ihmali edilebilir olduğundan yalnızca τ_{sk} ve τ_{ka} zaman gecikmesi ile ilgilenilir (Li, 2011).



Şekil 2.19. Zaman gecikmesi içeren merkezi PI kontrolör ve yerel TAMDGM ile kontrol edilen DA-DA yükseltten çevirici modeli

Şekil 2.19'da τ_{sk} ve τ_{ka} haberleşme zaman gecikmelerinin sabit ve birbirine eşit kabul edilerek sistem modeline katıldığı ağ üzerinden kontrol edilen DA-DA yükseltten çevirici için model üzerinden Denklem (2.33)-(2.35) kolaylıkla elde edilebilir. Denklem (2.23) ve (2.24)'ün V'_{ref} sinyali için yeniden düzenlenmesi ile Denklem (2.36) ve (2.37) elde edilir. PI kontrolörünün integratör çıkışının da bir durum değişkeni olarak sistem modeline eklenmesi ile Denklem (2.38) elde edilerek ağ üzerinden kontrol edilen DA-DA yükseltten çeviricisinin zaman gecikmesine bağlı doğrusal olmayan modeli elde edilir.

$$v_{kon}(t) = K_P v_c(t - \tau) + K_I \int (v_c(t - \tau) - V_c^0) = K_P v_c(t - \tau) + v_{K_I}(t) \quad (2.33)$$

$$V'_{ref} = V_{ref} - v_{kon}(t - \tau) = K_P v_c(t - 2\tau) + v_{K_I}(t - \tau) \quad (2.34)$$

$$d(t) = V'_{ref} - k_1 i_L(t) - k_2 v_c(t) = K_P v_c(t - 2\tau) + v_{K_I}(t - \tau) - k_1 i_L(t) - k_2 v_c(t) \quad (2.35)$$

$$\frac{dv_c(t)}{dt} = \frac{1}{C} \left[i_L(t) - i_L(t) V'_{ref} + k_1 i_L^2(t) + k_2 v_c i_L(t) - \frac{v_c(t)}{R} \right] \quad (2.36)$$

$$\frac{di_L(t)}{dt} = \frac{1}{L} \left[v_c(t) V'_{ref} - k_1 i_L(t) v_c(t) - k_2 v_c^2(t) - v_c(t) + E \right] \quad (2.37)$$

$$\frac{dv_{K_I}(t)}{dt} = K_I \left[v_c(t) - V_c^0 \right] \quad (2.38)$$

Zaman gecikmesi içeren DA-DA yükseltten çevircisinin zaman gecikmesine göre kararlılık analizlerinin yapılabilmesi için sisteme ait karakteristik denkleminin elde edilmesi gerekmektedir. Bu amaçla, zaman gecikmeli sistemin dinamikleri zaman gecikmeli doğrusal olmayan diferansiyel denklemlerle Denklem (2.39)'daki gibi gösterilebilir. Denklem (2.39)'daki $x(t) = [v_c(t) \ i_L(t) \ v_{K_I}(t)]^T$ sistemin, zaman gecikmesi içermeyen durum değişkenlerini, $x_\tau(t) = [v_c(t - \tau) \ i_L(t - \tau) \ v_{K_I}(t - \tau)]^T$ tek zaman gecikmesine bağlı durum değişkenlerini ve $x_{2\tau}(t) = [v_c(t - 2\tau) \ i_L(t - 2\tau) \ v_{K_I}(t - 2\tau)]^T$ iki zaman gecikmesine bağlı durum değişkenlerini ifade etmektedir.

$$\begin{aligned} \dot{x}(t) &= \begin{bmatrix} \dot{v}_c(t) \\ \dot{i}_L(t) \\ \dot{v}_{K_I}(t) \end{bmatrix} = \begin{bmatrix} f_1(x(t), x_\tau(t), x_{2\tau}(t)) \\ f_2(x(t), x_\tau(t), x_{2\tau}(t)) \\ f_3(x(t), x_\tau(t), x_{2\tau}(t)) \end{bmatrix} \\ &= \begin{bmatrix} f_1(v_c(t), i_L(t), v_c(t - \tau), v_{K_I}(t - \tau), v_c(t - 2\tau)) \\ f_2(v_c(t), i_L(t), v_c(t - \tau), v_{K_I}(t - \tau), v_c(t - 2\tau)) \\ f_3(v_c(t)) \end{bmatrix} \end{aligned} \quad (2.39)$$

Sistemin zaman gecikmesine bağlı kararlılık analizi için sistemin Denklem (2.36)-(2.38)'de elde edilen dinamik model denklemleri denge noktaları etrafında doğrusal hale getirilmelidir. Denklem (2.33)-(2.38) kullanılarak sisteme ait denge noktaları hesaplanarak, Denklem (2.40)-(2.42)'de verilmiştir.

$$v_{c0} = V_c^0 \quad (2.40)$$

$$i_{L0} = \frac{(V_c^0)^2}{RE} \quad (2.41)$$

$$v_{K_I 0} = \frac{-k_1 (V_c^0)^2}{RE} + (K_P + k_2) V_c^0 - (1 - V_{ref}) + \frac{E}{V_c^0} \quad (2.42)$$

Denklem (2.36)-(2.38) ile tanımlanan doğrusal olmayan sistem modeli $[v_{c0} \ i_{L0} \ v_{K_I 0}]$ denge noktası etrafında doğrusal hale getirilebilir (Jia vd., 2008; Seydel, 1994) ve Denklem (2.43) yardımıyla doğrusallaştırılmış sistem modeli kolaylıkla elde edilebilir.

$$\Delta \dot{x}(t) = [A_0] \Delta x(t) + [A_\tau] \Delta x(t-\tau) + [A_{2\tau}] \Delta x(t-2\tau) \quad (2.43)$$

$$A_0 = \begin{bmatrix} \left(k_2 i_L - \frac{1}{R}\right) \frac{1}{C} & \left(1 - V'_{ref} + 2k_1 i_L + k_2 v_c\right) \frac{1}{C} & 0 \\ \left(V'_{ref} - k_1 i_L - 2k_2 v_c - 1\right) \frac{1}{L} & -\frac{k_1 v_c}{L} & 0 \\ 0 & 0 & 0 \end{bmatrix}$$

$$A_\tau = \begin{bmatrix} 0 & 0 & \frac{i_L}{C} \\ 0 & 0 & \frac{-v_c}{L} \\ K_I & 0 & 0 \end{bmatrix} \quad (2.44)$$

$$A_{2\tau} = \begin{bmatrix} \frac{i_L K_P}{C} & 0 & 0 \\ \frac{-v_c K_P}{L} & 0 & 0 \\ 0 & 0 & 0 \end{bmatrix}$$

Denklem (2.44)'deki $[A_0]$, $[A_\tau]$ ve $[A_{2\tau}]$ matrisleri denge noktaları etrafında doğrusal hale getirilen sistemin sırası ile zaman gecikmesinden bağımsız, tek zaman gecikmesine bağlı ve iki zaman gecikmesine bağlı sistem matrislerini temsil eder. Elde edilen doğrusallaştırılmış model yardımıyla sisteme ait karakteristik denklem Denklem (2.45)

yardımıyla hesaplanırsa, birbirine eşit iki zaman gecikmesi içeren ağ üzerinden PI merkezi kontrolör ile kapalı çevrim kontrol edilen DA-DA yükselten çeviricinin karakteristik denklemi Denklem (2.46)'daki gibi olur. Denklem (2.46)'daki katsayılar sistem parametreleri cinsinden Denklem (2.47) ile verilmiştir.

$$\Delta(s, \tau) = \det(sI - A_0 - A_\tau e^{-s\tau} - A_{2\tau} e^{-2s\tau}) \quad (2.45)$$

$$\Delta(s, \tau) = P(s) + Q(s)e^{-2s\tau} = p_3 s^3 + p_2 s^2 + p_1 s + (q_2 s^2 + q_1 s + q_0) e^{-2s\tau} = 0 \quad (2.46)$$

$$p_3 = 1;$$

$$p_2 = -\frac{k_2 i_L}{C} + \frac{k_1 v_c}{L} + \frac{1}{RC};$$

$$p_1 = \frac{1 - 2V_{ref} + 2v_{K_l} + V_{ref}^2 + v_{K_l}^2 + 2k_1^2 i_L^2 + 2k_2^2 v_c^2 - 2V_{ref} v_{K_l} + 3k_1 i_L + 3k_2 v_c}{LC} + \\ \frac{-3V_{ref} k_1 i_L - 3V_{ref} k_2 v_c + 3k_1 i_L v_{K_l} + 3k_2 v_c v_{K_l} + 4k_1 k_2 v_c i_L + K_P^2 v_c^2}{LC} + \frac{k_1 v_c}{RLC} + \\ \frac{K_P (2v_c + 2v_c v_{K_l} + 3k_2 v_c^2 - 2V_{ref} v_c + 3k_1 v_c i_L)}{LC}$$

$$q_2 = -\frac{K_P L i_L}{LC};$$

$$q_1 = \frac{-K_I L i_L + K_P^2 v_c^2 + K_P (v_c + v_c v_{K_l} + k_2 v_c^2 - V_{ref} v_c + k_1 v_c i_L)}{LC};$$

$$q_0 = \frac{K_I (v_c - V_{ref} v_c + v_c v_{K_l} + K_P v_c^2 + k_2 v_c^2 + k_1 v_c i_L)}{LC} \quad (2.47)$$

BÖLÜM III

AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN GECİKMELİ DA-DA YÜKSELTEM ÇEVİRİCİNİN KARARLILIK ANALİZİ: ÜSTEL TERİMİN ELİMİNASYONU METODU

3.1 Giriş

Bu bölümde, frekans düzlemi metodlarından biri olan, Walton ve Marshall (1987) tarafından önerilen, karakteristik denklemdeki üstel terimin yok edilmesi ile zaman gecikmesine bağlı kararlılık analizi yapmaya imkân veren üstel terimin eliminasyonu metodu sunulmuştur. Metot karakteristik denklemde zaman gecikmesinin mevcudiyeti nedeniyle ortaya çıkan ve karakteristik denklemde sonsuz kök mevcudiyetine neden olan üstel terimleri yok ederek basit bir polinoma dönüştüren frekans düzlemi metodudur. Karakteristik denklemde sonsuz adet kökün zaman gecikmesi ile değişimini incelemenin zorluğunu, üstel terimi yok ederek sadece zaman gecikmesi ile değişen köklerin durumuna incelemeye indirgediği gibi zaman gecikmesine göre köklerin hareket doğrultusu hakkında da bilgi vermektedir. Üstel terimi herhangi bir yaklaşım ile yok etmediği için herhangi bir yaklaşıklik içermeden sabit ve orantılı zaman gecikmesinin bulunduğu sistemlerde sistemin sınırlı kararlı olduğu zaman gecikmesinin belirlenmesinde kullanılır.

Bu yöntem literatürde birçok farklı sisteme uygulanmıştır. Ji'de (2003) 2 kutuplu PID kontrolör kısmında zaman gecikmesi içeren basit bir elektromekanik sistem için kararlılık sınırı metot ile belirlenmiş olup MADB değeri üstünde Hopf çatallanmasının meydana geldiği gözlemlenmiştir. Li ve Wei (2009), Xu vd. (2011) ve Liu'de (2015), av-avcı sistemleri için çeşitli zaman gecikmeleri eklenerek av-avcı popülasyonlarının durumları ve çatallaşma türleri incelenmiştir. Sönmez vd.'de (2016) zaman gecikmesi içeren bir ve iki bölgeli YFK sisteminin farklı PI kontrolör değerleri için kararlılık analizinde kullanılmıştır.

3.2 Üstel Terimin Eliminasyonu Metodu ile Tek Zaman Gecikmesi İçeren Sistemin Üstel Teriminin Yok Edilmesi

Eğer verilen sistem tek bir zaman gecikmesi içeriyorsa bu durumda sistemin karakteristik denklemi Denklem (3.1) ile ifade edilir (Walton ve Marshall, 1987).

$$\Delta(s, \tau) = a_0(s) + a_1(s)e^{-s\tau} = 0 \quad (3.1)$$

Burada $a_0(s)$ zaman gecikmesinden bağımsız polinomu, $a_1(s)$ zaman gecikmesine bağlı polinomu temsil etmektedir. Karakteristik denklem ($\Delta(s, \tau) = 0$), s ve τ 'ya bağlıdır. Üstel terimin mevcudiyetinden kaynaklı olarak karakteristik denklemin sonsuz adet kökü vardır. Bu sonsuz kökün hesaplanması zor ve gereksizdir. Bu sonsuz adet kökten hangisinin zaman gecikmesi ile değiştiğinin hesaplanması sistemin kararlılığını belirlemek için yeterlidir. Genel kararlılık teorisinden sistemin zaman gecikmesinden bağımsız kararlı olabilmesi için $\tau = 0$ iken karakteristik denklemin tüm köklerinin s düzleminin sol yarı bölgesinde olması gereklidir. Eğer bazı sonlu τ değerleri için tüm kökler s düzleminin sol yarı bölgesinde bulunmuyorsa bu durumda kararlılık sorunu bu durumun olduğu τ değerlerini bulmaya indirgenir. Yöntem temel olarak üç adımdan oluşur. İlk adımda $\tau = 0$ iken Denklem (3.1)'in kararlı olup olmadığına bakılır. Eğer sistem kararsız ise sağ yarı düzlemede yer alan kök sayısı belirlenir. İkinci adım olarak küçük τ değerlerinin sistem kararlılığına etkisi incelenir ve birinci durumda sınırlı sayıdaki kök sayısı sınırsız sayıda olur. Bu durumda artan küçük τ değerlerinde sistemin köklerinin kompleks düzlemede nasıl değiştiğine bakılır. Üçüncü adımda ise kompleks düzlemede sanal eksen üzerindeki kesişmeler ile ilgilenilir (Bhattacharyya vd., 2009). Eğer sonlu τ değerleri için sistemin sanal ekseni kesen kökleri ($s = j\omega_c$) var ise bu köklerin sanal ekseni karmaşık eşlenik olarak kesmesi gerekeceğinden aynı τ değerinde ($\Delta(-s, \tau) = 0$) sanal ekseni $s = -j\omega_c$ 'de kesen bir kökü daha bulunur. Bu durumda hem $\Delta(s, \tau) = 0$ hem de $\Delta(-s, \tau) = 0$ durumunda sanal eksen üzerindeki kök aynı olacaktır. Böylece sistemin kararlılığını belirleme sanal ekseni kesen $s = j\omega_c$ kökünü belirleme problemine indirgenmiş olur.

$$\begin{aligned} \Delta(j\omega, \tau) &= a_0(j\omega_c) + a_1(j\omega_c)e^{-j\omega_c\tau} = 0 \\ \Delta(-j\omega, \tau) &= a_0(-j\omega_c) + a_1(-j\omega_c)e^{j\omega_c\tau} = 0 \end{aligned} \quad (3.1)$$

Denklem (3.1)'de yer alan $e^{j\omega_c\tau}$ ve $e^{-j\omega_c\tau}$ terimleri Walton ve Marshall'da (1987) önerildiği şekilde kaldırılsa;

$$W(\omega_c^2) = a_0(j\omega_c)a_0(-j\omega_c) + a_1(-j\omega_c)a_1(j\omega_c) = 0 \quad (3.2)$$

elde edilen yeni $W(\omega_c^2)$ polinomu ile Denklem (3.1)'de yer alan üstel terim yok edilmiş olur. Böylelikle yeni polinomun kökleri yardımıyla sistemin kararlılığı kolaylıkla belirlenebilir. Yeni polinomun köklerinin alacağı değerlere bağlı olarak iki farklı durum ortaya çıkar. Bunlar;

- Sistem zaman gecikmesinden bağımsız kararlıdır. Bu durumda Denklem (3.2)'deki $W(\omega_c^2)$ polinomunun pozitif reel kökü yoktur ve Denklem (3.1)'in sanal ekseni kesen kökü olmadığından sistemin tüm kökleri tüm sonlu τ değerleri için kompleks düzlemin sol yarı bölgesinde yer alır.
- Sistem zaman gecikmesine bağlı kararlıdır. Bu durumda Denklem (3.2)'deki $W(\omega_c^2)$ polinomunun pozitif reel kökü veya kökleri vardır ve Denklem (3.1)'in sanal ekseni kesen kökü veya kökleri vardır. Bu köklerden en küçük MADB değerini belirleyen kök sistemin kararlılığını belirler.

MADB değeri τ^* Euler eşitsizliği yardımıyla aşağıdaki şekilde hesaplanır.

$$e^{-j\omega_c\tau^*} = \cos(j\omega_c\tau^*) - j\sin(j\omega_c\tau^*) \quad (3.3)$$

$$\cos(j\omega_c\tau^*) - j\sin(j\omega_c\tau^*) = -\frac{a_0(j\omega_c)}{a_1(j\omega_c)}$$

$$\cos(j\omega_c\tau^*) = \operatorname{Re}\left(-\frac{a_0(j\omega_c)}{a_1(j\omega_c)}\right)$$

$$\sin(j\omega_c\tau^*) = \operatorname{Im}\left(\frac{a_0(j\omega_c)}{a_1(j\omega_c)}\right)$$

$$\tan(j\omega_c\tau^*) = \frac{\operatorname{Im}\left(\frac{a_0(j\omega_c)}{a_1(j\omega_c)}\right)}{\operatorname{Re}\left(-\frac{a_0(j\omega_c)}{a_1(j\omega_c)}\right)}$$

Denklem (3.3)'e basit trigonometrik dönüşümler uygulanarak MADB değeri Denklem (3.4)'deki gibi elde edilir.

$$\tau^* = \frac{1}{\omega_c} \tan^{-1} \left(\frac{\text{Im} \left(\frac{a_0(j\omega_c)}{a_1(j\omega_c)} \right)}{\text{Re} \left(-\frac{a_0(j\omega_c)}{a_1(j\omega_c)} \right)} \right) + \frac{2n\pi}{\omega_c} \quad n = 0, 1, 2, \dots, \infty \quad (3.4)$$

Denklem (3.2)'deki $W(\omega_c^2)$ polinomu birden fazla pozitif reel köke sahip olabilir. Bu durumda bu pozitif reel köklerin kümesi Denklem (3.5) ile ifade edilir.

$$\{\omega_c\} = \{\omega_{c,1}, \omega_{c,2}, \dots, \omega_{c,n}\} \quad n = 1, 2, \dots, q \quad (3.5)$$

Elde edilen pozitif reel kök kümelerinin her bir elemanı için Denklem (3.4) kullanılarak MADB değeri hesaplanır. Denklem (3.6)'de elde edilen zaman gecikmesi kümesi için sistemin sınırlı kararlı olacağı MADB değeri kümenin en küçük elemanı olur. Bu değer aşıldığında sistemin kararsızlığı gittiği gözlenir.

$$\tau^* = \min \{\tau_1^*, \tau_2^*, \dots, \tau_n^*\}, \quad n = 1, 2, \dots, q \quad (3.6)$$

En küçük MADB değerinin belirlenmesi ile birlikte bu kez de köklerin zaman gecikmesi ile yer değiştirme doğrultusunun belirlenmesi gereklidir. Köklerin zaman gecikmesi ile birlikte hareket etmesi gerektiğinden Denklem (3.7) ile verilen eşitlik sağlanmak zorundadır (Pakzad vd., 2015; Sönmez vd., 2016). Sanal eksen üzerindeki köklerin sol yarı düzleme doğru mu yoksa sağ yarı düzleme doğru hareket ettiği köklerin hareket doğrultusunu (RT) bulmaya yarayan Denklem (3.8) ile belirlenir.

$$\text{Re} \left[\frac{ds}{d\tau} \right]_{s=j\omega_c} \neq 0 \quad (3.7)$$

$$RT|_{s=j\omega_c} = \text{sgn} \left(\text{Re} \left[\frac{ds}{d\tau} \right] \right) = \text{sgn} [W'(\omega_c^2)] \quad (3.8)$$

Denklem (3.8) sanal eksen üzerinde bulunan köklerin her birinin $0 < \Delta\tau < \varepsilon$ aralığında ve $\varepsilon \ll 1$ olmak şartıyla $\tau_1 = \tau_c - \Delta\tau$ 'dan $\tau_2 = \tau_c + \Delta\tau$ 'ya kadar bir aralıktaki hangi yarı düzleme doğru hareket edeceğini ifade etmektedir. Eğer $RT = 1$ ise ilgili kökün sanal eksenden sağ yarı düzleme doğru hareket ederken, $RT = -1$ ise ilgili kökün sanal eksenden sol yarı düzleme doğru hareket edeceğini ifade eder. Eğer sanal eksen üzerindeki tüm kökler için $RT = -1$ ise sistemin kararlı olacağı, eğer en az bir tane kök için $RT = 1$ ise sistemin kararsız olacağını ifade eder.

3.3 Üstel Terimin Eliminasyonu Metodu ile Orantılı Birden Fazla Zaman Gecikmesi İçeren Sistemin Üstel Teriminin Yok Edilmesi

Birden fazla orantılı zaman gecikmesi içeren sistemin karakteristik denklemi Denklem (3.9)'da verilen şekildedir.

$$\Delta(s, \tau) = a_0(s) + \sum_{m=1}^n a_m(s) e^{-ms\tau} = 0 \quad m = 1, 2, \dots, n \quad (3.9)$$

Burada $a_m(s)$, m . orantılı zaman gecikmesine bağlı polinomu ifade etmektedir. Tek zaman gecikmeli sistemde olduğu gibi birden fazla orantılı zaman gecikmesi içeren sistemde de eğer karakteristik denklem ($\Delta(s, \tau) = 0$) sonlu τ değerleri için sanal eksen üzerinde $s = j\omega_c$ köküne sahip ise $\Delta(-s, \tau) = 0$ için de köklerin karmaşık eşlenik olarak bulunması gerekiğinden sanal eksen üzerinde $s = -j\omega_c$ 'de de aynı köke sahiptir. Bu durumda Denklem (3.10)'deki iki terim birbirine eşittir.

$$\begin{aligned} \Delta(j\omega_c, \tau) &= a_0(j\omega_c) + \sum_{m=1}^n a_m(j\omega_c) e^{-j\omega_c m \tau} = 0 \\ \Delta(-j\omega_c, \tau) &= a_0(-j\omega_c) + \sum_{m=1}^n a_m(-j\omega_c) e^{j\omega_c m \tau} = 0 \end{aligned} \quad (3.10)$$

Daha sonra Walton ve Marshall (1987) ve Sönmez vd.'de (2016) belirttiği şekilde üstel terimin yok edilmesi ile $W(\omega_c^2)$ polinomu Denklem (3.11)'deki gibi elde edilir.

$$W(\omega_c^2) = a_0^{(n-1)}(j\omega_c) a_0^{(n-1)}(-j\omega_c) + a_1^{(n-1)}(-j\omega_c) a_1^{(n-1)}(j\omega_c) = 0 \quad (3.11)$$

$W(\omega_c^2)$ polinomu yardımıyla varsa sanal eksen üzerinde bulunan kökler belirlenir. Sanal eksen üzerindeki kök veya köklerin sanal eksen üzerinde bulunduğu zaman gecikmesi değerleri Denklem (3.12) yardımıyla hesaplanır

$$\tau^* = \frac{1}{\omega_c} \tan^{-1} \left(\frac{\text{Im} \left(\frac{a_0^{(n-1)}(j\omega_c)}{a_1^{(n-1)}(j\omega_c)} \right)}{\text{Re} \left(-\frac{a_0^{(n-1)}(j\omega_c)}{a_1^{(n-1)}(j\omega_c)} \right)} \right) + \frac{2n\pi}{\omega_c} \quad n = 0, 1, 2, \dots, \infty \quad (3.12)$$

τ^* değerinin belirlenmesi ile birlikte bu kez de köklerin zaman gecikmesi ile yer değiştirme doğrultusunun belirlenmesi gerekir. Köklerin hareket doğrultusu (RT) Ayasun'da (2009) önerildiği şekilde Denklem (3.13)'de verilmiştir.

$$RT|_{s=j\omega_c} = \text{sgn} [W'(\omega_c^2)] \quad (3.13)$$

3.4 Sonuçlar

Zaman gecikmesi içeren ağ üzerinden kontrol edilen DA-DA yükselten çeviricinin farklı PI kontrolör kazançları için sınırlı kararlı olacağı MADB değerleri üstel terimin eliminasyonu metodu ile teorik olarak hesaplanmış olup, teorik sonuçların doğrulanması MATLAB/Simulink ortamında doğrusal olmayan sistem modeli için zaman düzleminde yapılan benzetim çalışmaları ile gerçekleştirılmıştır. Ayrıca doğrusallaştırılmış model için elde edilen teorik sonuçların doğrulanması zaman gecikmesine bağlı olarak karakteristik denklemin köklerinin hareketi hakkında bilgi veren QPmR (Vyhídal ve Zítek, 2003) algoritması yardımıyla MATLAB ortamında gerçekleştirılmıştır.

3.4.1 Teorik sonuçlar

Önerilen üstel terimin eliminasyonu metodu ile zaman gecikmesi hesaplanması daha açık göstermek için zaman gecikmesinin hesaplanması adım adım aşağıda verilmiş olup, adımlar önerilen metod için benzer sistem ve farklı sistem parametrelerine kolayca uygulanabilir.

Adım 1: Çevirici için istenilen çıkış gerilimini sağlayacak uygun sistem parametreleri seçilir. Bu uygulama için seçilen sistem parametreleri aşağıda Çizelge 3.1'de verilmiştir.

Çizelge 3.1. Ağ üzerinden kontrol edilen DA-DA çevirici parametreleri

C (μF)	L (mH)	R (Ω)	E (V)	V_c^0 (V)	V_{ref} (V)	k_2 (V^{-1})
2000	4	20	72	120	1.7	-0.01
k_1 (A^{-1})	$i_L(0)$ (A)	$v_c(0)$ (V)	$v_{kon}(0)$	K_P (V^{-1})	K_I ($V^{-1}s^{-1}$)	
0.25	20	125	0	0.07	3	

Adım 2: Adım 1'de seçilen sistem parametreleri Denklem (2.33)-(2.38)'de yerine yazılıp doğrusal olmayan DA-DA yükselten çevirici denklem takımı elde edilip Denklem (2.39)'daki şekilde durum-uzay gösterimi formunda yazılır.

Adım 3: İstenilen çıkış gerilimi $V_c^0 = 120 V$ değeri için Adım 2'de elde edilen doğrusal olmayan denklem takımı, çeviricinin kararlılık analizinin yapılabilmesi için denge noktaları etrafında Denklem (2.43) ve (2.44) kullanılarak doğrusallaştırılmıştır. Doğrusal olmayan sistemin denge noktaları Denklem (2.40)-(2.42) yardımıyla aşağıdaki şekilde hesaplanmıştır.

$$v_{c0} = 120 V$$

$$i_{L0} = 10 A$$

$$v_{K_I 0} = -8.4 V$$

Adım 4: ($v_{c0} = 120 V$, $i_{L0} = 10 A$, $v_{K_I 0} = -8.4 V$) denge noktaları etrafında doğrusallaştırılan sistemin karakteristik denklemi Denklem (2.45) yardımıyla aşağıdaki şekilde elde edilmiştir.

$$\Delta(s, \tau) = s^3 + 7575s^2 + 330000s + (-350s^2 + 615000s + 27000000)e^{-2s\tau} = 0$$

Adım 5: Denklem (3.11) yardımıyla karakteristik denklemdeki sonsuz kök mevcudiyetine sebep olan üstel terim yok edilmiştir. Üstel terimin yok edilmesiyle birlikte Denklem (3.12) yardımıyla üstel terim içermeyen yeni polinom aşağıdaki şekilde elde edilmiştir.

$$W(\omega_c^2) = \omega^6 + 59598125\omega^4 - 288.22 \times 10^9 \omega^2 - 729 \times 10^{12} = 0$$

Adım 6: Adım 5'de elde edilen üstel terim içermeyen yeni polinomun kökleri aşağıda verilen şekilde hesaplanmıştır.

$$\omega_{c(1,2)} = \pm j7523.51 \text{ rad/s}$$

$$\omega_{c(3,4)} = \pm j43.06 \text{ rad/s}$$

$$\omega_{c(5)} = -83.34 \text{ rad/s}$$

$$\omega_{c(6)} = 83.34 \text{ rad/s}$$

Bulunan kök değerlerinden pozitif ve reel olan kök değerleri Adım 4'de elde edilen orijinal sistemin zaman gecikmesine bağlı kökleridir. Dolayısı ile orijinal sistemin zaman gecikmesine bağlı olarak sanal ekseni kesen (sistemi sınırlı kararlı yapan) kök değeri $\omega_{c(6)} = 83.34 \text{ rad/s}$ olarak belirlenmiştir.

Adım 7: Adım 6'da hesaplanan $\omega_{c(6)} = 83.34 \text{ rad/s}$ pozitif ve reel kök değeri için sistemin sınırlı kararlı olacağı MADB değeri Denklem (3.4) yardımıyla aşağıdaki şekilde hesaplanmıştır.

$$2\tau^* = \frac{1}{\omega_c} \tan^{-1} \left(\frac{-350\omega_c^5 + 4747.1 \times 10^6 \omega_c^3 + 8910 \times 10^9 \omega_c}{3266.2 \times 10^3 \omega_c^4 + 1575 \times 10^6 \omega_c^2} \right)$$

$$\tau^* = 9.13 \text{ ms}$$

Cizelge 3.2. Üstel terimin eliminasyonu metodu ile K_P ve K_I değişimine göre hesaplanan MADB değerleri

$\tau^*(ms)$	$K_I (V^{-1}s^{-1})$					
$K_P (V^{-1})$	2	3	4	5	6	7
0.03	14.57	9.89	7.46	5.97	4.96	4.23
0.05	13.58	10.23	8.16	6.77	5.76	5.01
0.07	10.80	9.13	7.82	6.80	5.98	5.33
0.09	8.37	7.61	6.91	6.28	5.72	5.24
0.1	7.44	6.91	6.40	5.92	5.48	5.09

Yukarıda yapılan işlemler farklı K_P ve K_I değerleri için tekrarlanmış olup, sistemin farklı PI katsayı değerlerinde sınırlı kararlı olduğu MADB değerleri Çizelge 3.2'de verilmiştir. Çizelge 3.2'den görüldüğü üzere sabit K_P değerlerinde K_I değerinin artırılması ile sistemin MADB değerinin azaldığı ancak sabit K_I değerlerinde ise K_P değerleri ile MADB değerlerinin değişiminin doğrusal ilişkiye sahip olmadığı görülmektedir.


3.4.2 Teorik sonuçların doğrulanması

Elde edilen teorik sonuçlar MATLAB/Simulink ortamında doğrusal olmayan çevirici modeli üzerinde yapılan benzetim çalışmaları ve doğrusallaştırılmış çevirici modeli üzerinde MATLAB ortamında QPmR algoritması yardımı ile doğrulanmıştır. Çizelge 3.2.'de elde edilen teorik sonuçlardan iki farklı değer kullanılarak teorik sonuçların doğrulanması yapılmıştır.


$K_P = 0.07$ ve $K_I = 3$ değerinde MADB değeri üstel terimin eliminasyonu metodu yardımıyla $\tau^* = 9.13 \text{ ms}$ olarak hesaplanmıştır. Şekil 3.1'de yapılan benzetim çalışmalarında ise sistemin $\tau = 8.968 \text{ ms}$ değerinden daha düşük çok küçük değişimlerde kararlılığa gittiği ve bu değerden daha büyük çok küçük değişimlerde ise kararsızlığa gittiği benzetim çalışmalarında görüldüğünden doğrusal olmayan model için MADB değeri $\tau^* = 8.968 \text{ ms}$ olduğu gözlemlenmiştir. Bu iki zaman gecikme değeri arasında ortaya çıkan küçük farkın sebebi, teorik maksimum zaman gecikmesi hesabında sistemin doğrusallaştırılmış modeli kullanılırken benzetim çalışmalarında doğrusal olmayan modelin kullanılmasıdır. $\tau^* = 8.968 \text{ ms}$ değerinden daha büyük $\tau = 9 \text{ ms}$ değerinde sistemin salınımlarının artarak büyüdüğü ve sistemin kararsız olduğu görülürken, $\tau^* = 8.968 \text{ ms}$ değerinden daha küçük $\tau = 8.8 \text{ ms}$ değerinde sistemin salınımlarının azalarak istenilen çıkış gerilimi değeri $V_c^0 = 120V$ değerine oturduğu görülmektedir.

Şekil 3.2'de ise QPmR algoritması yardımıyla doğrusal model için hesaplanan teorik zaman gecikmesinin doğrulanması yapılmıştır. Üstel terimin eliminasyonu metodu yardımıyla hesaplanan $\tau^* = 9.13 \text{ ms}$ değerinde doğrusallaştırılmış sistemin sınırlı kararlı olduğu ve bir çift karmaşık eşlenik kökün sanal eksen üzerinde yer aldığı, bu değerden daha küçük $\tau = 8.8 \text{ ms}$ değerinde tüm köklerin kompleks düzlemin sol yarı

bölgelerinde kaldığı ve sistemin kararlı olduğu $\tau^* = 9.13 \text{ ms}$ değerinden daha büyük $\tau = 9.5 \text{ ms}$ değerinde ise bir çift kökün kompleks düzlemin sağ yarı bölgelerine kaydığını ve sistemin kararsız olduğu gözükmemektedir.




Şekil 3.1. $K_P = 0.07$ ve $K_I = 3$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi




Şekil 3.2. $K_P = 0.07$ ve $K_I = 3$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi

$K_P = 0.1$ ve $K_I = 7$ değerinde MADB değeri üstel terimin eliminasyonu metodu yardımıyla teorik olarak $\tau^* = 5.09 \text{ ms}$ olarak hesaplanmıştır. Şekil 3.3'de yapılan benzetim çalışmalarında ise sistemin $\tau = 4.97 \text{ ms}$ değerinden daha düşük çok küçük değişimlerde kararlılığa gittiği ve bu değerden daha büyük çok küçük değişimlerde ise kararsızlığa gittiği benzetim çalışmalarında görüldüğünden doğrusal olmayan model için MADB değeri $\tau^* = 4.97 \text{ ms}$ olduğu gözlemlenmiştir. $\tau^* = 4.97 \text{ ms}$ değerinden daha büyük $\tau = 5.1 \text{ ms}$ değerinde sistemin salınımlarının artarak büyüdüğü ve sistemin kararsız olduğu görülürken, $\tau^* = 4.97 \text{ ms}$ değerinden daha küçük $\tau = 4.8 \text{ ms}$ değerinde sistemin salınımlarının azalarak istenilen çıkış gerilimi değeri $V_c^0 = 120V$ değerine oturduğu görülmektedir.




Şekil 3.3. $K_P = 0.1$ ve $K_I = 7$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi

Şekil 3.4'de ise QPmR algoritması yardımıyla doğrusal model için hesaplanan teorik zaman gecikmesinin doğrulanması yapılmıştır. Üstel terimin eliminasyonu metodu yardımıyla hesaplanan $\tau^* = 5.09 \text{ ms}$ değerinde doğrusallaştırılmış sistemin sınırla kararlı olduğu ve bir çift karmaşık eşlenik kökün sanal eksen üzerinde yer aldığı, bu değerden daha küçük $\tau = 4.8 \text{ ms}$ değerinde tüm köklerin kompleks düzlemin sol yarı bölgesinde kaldıgı ve sistemin kararlı olduğu $\tau^* = 5.09 \text{ ms}$ değerinden daha büyük $\tau = 5.5 \text{ ms}$ değerinde ise bir çift kökün kompleks düzlemin sağ yarı bölgesinde kaydığını ve sistemin kararsız olduğu gözükmemektedir.




Şekil 3.4. $K_P = 0.1$ ve $K_I = 7$ için farklı zaman gecikmeleri değerlerinde DA-DA yükseltlenen çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi

MADB değeri ve bu değerde sanal ekseni kesen kök değeri PI kontrolör parametrelerine bağlı olarak değişmektedir. Şekil 3.5’de MADB değerinin PI kontrolör K_I kazancından çok K_P kazancına bağlı olarak değiştiği ancak K_I değerinin artması ile K_P ’ye olan bağımlılığının azaldığı açıkça görülmektedir.



Şekil 3.5. MADB değerinin K_P ve K_I ile değişimi

Aynı şekilde Şekil 3.6'da da MADB değerinde sanal eksenin kesen köklerin K_I kazancından çok K_P kazancına bağlı olarak değiştiği ancak K_I değerinin artması ile K_P 'ye olan bağımlılığının azaldığı açıkça görülmektedir. Ayrıca her iki şeviden MADB ve sanal eksenin kesen kök değerlerinin birbirleri ile ters orantılı ilişkiye sahip olduğu görülmektedir.



Şekil 3.6. MADB değerinde sanal eksenin kesen kök değerlerinin K_P ve K_I ile değişimi

BÖLÜM IV

AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN GECİKMELİ DA-DA YÜKSELTEM ÇEVİRİCİNİN KARARLILIK ANALİZİ: REKASİUS YERİNE KOYMA METODU

4.1 Giriş

Bu bölümde, Bölüm III'de bahsedilen zaman gecikmeli sistemlerin kararlılık analizinde kullanılan üstel terimin eliminasyonu metodundan farklı bir başka frekans düzlemi metodu olan Rekasius yerine koyma metodu ile zaman gecikmesi içeren DA-DA yükselten çevircisinin zaman gecikmesine bağlı kararlılık analizi yapılmıştır. İlk olarak Rekasius'da (1980) önerilen metot, üstel terimin eliminasyonu metodunda olduğu gibi zaman gecikmesi içeren sistemin karakteristik denkleminde zaman gecikmesinin mevcudiyeti nedeniyle ortaya çıkan ve karakteristik denklemde sonsuz kök mevcudiyetine neden olan üstel terimleri herhangi bir yaklaşım içermeden yok ederek basit bir polinoma dönüştüren frekans düzlemi metotlarındandır. Metot sabit ve orantılı zaman gecikmesinin bulunduğu sistemlerin sınırlı kararlı olduğu MADB değerinin belirlenmesinde kullanılır.

4.2 Rekasius Yerine Koyma Metodu ile Tek Zaman Gecikmesi İçeren Sistemin Üstel Teriminin Yok Edilmesi

Zaman gecikmesi içeren sistem eğer tek bir zaman gecikmesi içeriyorsa bu sisteme ait karakteristik denklem Denklem (3.1)'de verildiği gibidir. Bu tip sistemlerde karakteristik denklem ($\Delta(s, \tau) = 0$), s ve τ 'ya bağlıdır. Bölüm III'de bahsedildiği üzere karakteristik denklemde zaman gecikmesinden kaynaklı olarak ortaya çıkan üstel terimin mevcudiyeti karakteristik denklemde sonsuz adet kökü olmasına sebep olur. Sistemin mevcut karakteristik denkleminden kaynaklı sonsuz adet kökten sistemin zaman gecikmesi ile değişen köklerinin hesaplanması sistemin kararlılığını belirlemek için yeterlidir. Rekasius yerine koyma metodu ile karakteristik denklemde sonsuz kök mevcudiyetine sebep olan üstel terim $s \in C^0$ ($s = j\omega_c$) ve $\tau \in \Re^+$ olmak üzere herhangi yaklaşım yapılmadan Denklem (4.1)'deki ikili doğrusal dönüşüm ile ifade edilebilir. Bu durumda Denklem

(3.1) yeniden düzenlenir ise Denklem (4.2) elde edilir (Ebenbauer ve Allgower, 2006; Rekasius, 1980; Sipahi ve Olgac, 2005) .

$$e^{-s\tau} = \frac{1-Ts}{1+Ts} \quad T \in R \quad (4.1)$$

$$\Delta(s, \tau) = a_0(s) + a_1(s)e^{-s\tau} = a_0(s) + a_1(s)\left(\frac{1-Ts}{1+Ts}\right) = 0 \quad (4.2)$$

Burada T değeri yalancı gecikme parametresi olup, Denklem (3.1)'deki zaman gecikmesine bağlı karakteristik denklemi zaman gecikmesinden bağımsız polinom haline getirir. Denklem (4.1)'de gerekli işlemlerin yapılması ve Denklem (4.2)'den karakteristik denklemin s düzleminin sanal ekseni üzerinde yer alan köklerin ve bu köklere denk gelen T değerlerinin belirlenmesi yardımıyla herhangi bir $s = \pm j\omega_c$ karmaşık kökü ve T değeri için tek zaman gecikmesi içeren sistemin sınırla kararlı olacağı maksimum zaman gecikmesi değeri Denklem (4.3) ile ifade edilir.

$$\tau^* = \frac{2}{\omega_c} \left[\tan^{-1}(\omega_c T) \pm l\pi \right] \quad l = 0, 1, 2, \dots \quad (4.3)$$

Denklem (4.2) ile elde edilen yeni karakteristik denklemin sanal eksen üzerinde bulunan köklerinin bulunmasını sağlayan T değerleri genel kararlılık teorisi yardımıyla Routh-Hurwitz yöntemi ile hesaplanabilir. Denklem (4.2) ile yeni karakteristik denklem n . dereceden olmak üzere ve a_n , n . dereceden katsayıyı temsil etmek üzere Routh Hurwitz tablosu Denklem (4.4)'deki gibi olur.

$$RA(T) = \begin{matrix} s^n & a_n(T) & a_{n-2}(T) & \cdots & a_0(T) \\ s^{n-1} & a_{n-1}(T) & a_{n-3}(T) & \cdots & \\ \vdots & \vdots & \vdots & & \vdots \\ s^2 & R_{21}(T) & R_{22}(T) & & \\ s^1 & R_{11}(T) & & & \\ s^0 & R_{01}(T) & & & \end{matrix} \quad (4.4)$$

Denklem (4.5) yardımıyla Routh tablosunun elemanları hesaplanabilir. Burada i , i . satırı; j , j . sütunu temsil etmektedir ve $RA(i,j)$ Routh tablosundaki ij . elemandır.

$$RA(i,j) = \frac{RA(i-2,j+1)RA(i-1,1) - RA(i-1,j+1)RA(i-2,1)}{RA(i-1,1)} \quad (4.5)$$

Routh-Hurwitz kararlılık kriterine göre bir sistemin kararlı olabilmesi için Routh tablosunun ilk sütununda işaret değişimi olmaması gereklidir. Aynı şekilde sistemin sınırlıda kararlı olabilmesi için ilk sütunda sadece tek bir sıfır bulunmalıdır ve işaret değişimi olmamalıdır. Sistemin sınırlıda kararlı olduğu kök değerlerindeki T değerleri ile ilgilenildiğinden sınırlıda kararlılık kriteri Routh tablosuna uygulanır. Bu amaçla s^1 satırındaki sıfırdan farklı ve T ‘ye bağlı $R_{11}(T)$ elemanın kökleri $R_{11}(T)$ elemanı sıfıra eşitlenerek bulunur. T değerleri hesaplandıktan sonra bir üst satırındaki $R_{21}(T)$ katsayısının 0’dan farklı ve pozitif olması gerektiğinden bulunan T değerleri s^2 polinomunda yerine yazılarak sanal ekseni kesen kök değerleri Denklem (4.6) yardımıyla bulunur (Ayasun, 2014; Sipahi ve Olgac, 2005).

$$R_{21}(T)s^2 + R_{22}(T) = 0 \Rightarrow s = \pm j\omega = \sqrt{\frac{R_{22}(T)}{R_{21}(T)}} \quad (4.6)$$

Elde edilen reel T değerlerinin her birinin ilk sütunda yerine koyması ile sistemin kararlılığı belirlenir. Sistemin sınırlıda kararlı olması için ilk sütundaki işaretlerin sadece $R_{11}(T) = 0$ olmak üzere pozitif olması gereklidir. Bu şartı sağlayan tüm reel T değerlerinin kümesi Denklem (4.7)’de verilmiştir.

$$\{T\} = \{T_1, T_2, \dots, T_n\} \quad n = 1, 2, \dots, q \quad (4.7)$$

Bulunan n adet T değerinin sınırlıda kararlılık şartını sağlayanlar için bulunan sanal ekseni kesen köklerin kümesi Denklem (4.8)’de verilmiştir.

$$\{\omega_c\} = \{\omega_{c,1}, \omega_{c,2}, \dots, \omega_{c,n}\} \quad n = 1, 2, \dots, q \quad (4.8)$$

Elde edilen her bir $(T_n, \omega_{c,n})$ için sistemin sınırlı kararlı olduğu maksimum zaman gecikmesi değerlerinin kümesi Denklem (4.9) gibi olur.

$$\{\tau^*\} = \{\tau_1^*, \tau_2^*, \dots, \tau_n^*\} \quad n = 1, 2, \dots, q \quad (4.9)$$

Ancak elde edilen zaman gecikmesi kümesi için sistemin sınırlı kararlı olacağı MADB değeri kümenin en küçük elemanı olur. Bu değer aşıldığında sistem kararsızlığa gittiği gözlemlenir.

4.3 Rekasius Yerine Koyma Metodu ile Orantılı Birden Fazla Zaman Gecikmesi İçeren Sistemin Üstel Teriminin Yok Edilmesi

Birden fazla orantılı zaman gecikmesi içeren sistemin karakteristik denklemi Denklem (3.10)'da verilen şekildedir. Tek zaman gecikmeli sistemde olduğu gibi birden fazla orantılı zaman gecikmesi içeren sisteme Rekasius (1980) tarafından önerilen Denklem (4.1) yeniden düzenlenirse Denklem (4.10) elde edilir. Denklem (4.10), (3.10)'da yerine yazılsa Denklem (4.11) elde edilir.

$$e^{-mst\tau} = \left(\frac{1-Ts}{1+Ts} \right)^m \quad T \in R; \quad m = 0, 1, 2, \dots \quad (4.10)$$

$$\Delta(s, \tau) = a_0(s) + \sum_{m=1}^n a_m(s) e^{-mst\tau} = a_0(s) + \sum_{m=1}^n a_m(s) \left(\frac{1-Ts}{1+Ts} \right)^m = 0 \quad (4.11)$$

Denklem (4.11)'de gerekli düzenlemeler yapılp $(1+Ts)^n$ ile çarpıldığında Denklem (4.12) elde edilir.

$$\Delta(s, \tau) = \sum_{m=0}^n a_m(s) (1+Ts)^{n-m} (1-Ts)^m = 0 \quad (4.12)$$

Bu denklemde tek zaman gecikmeli sistemlere uygulanan yukarıdaki işlemler aynı şekilde uygulanarak birden fazla orantılı zaman gecikmesi içeren sistemin kararlılık analizi yapılabilir. Analizlerde birden fazla orantılı zaman gecikmesinden dolayı ortaya

çıkan farklılıklar MADB değerinin hesaplanması da ortaya çıkar. Bahsedilen farklılıklar dışında birden fazla orantılı zaman gecikmesi içeren sistemin analizi tek zaman gecikmesi içeren sistem ile aynıdır. Tez kapsamında analizi yapılan DA-DA yükselten çevirici modeli birbirine eşit iki zaman gecikmesine sahip olduğundan bu sistem için maksimum zaman gecikmesi Denklem (4.13) ile ifade edilir.

$$\tau^* = \frac{1}{\omega_c} \left[\tan^{-1} \left(\frac{2\omega_c T}{1 - \omega_c^2 T^2} \right) \pm l\pi \right] \quad l = 0, 1, 2, \dots \quad (4.13)$$

4.4 Sonuçlar

Zaman gecikmesi içeren ağ üzerinden kontrol edilen DA-DA yükselten çeviricinin farklı PI kontrolör kazançları için sınırda kararlı olacağı MADB değerleri Rekasius yerine koyma metodu ile teorik olarak hesaplanmış olup, teorik sonuçların doğrulanması MATLAB/Simulink ortamında doğrusal olmayan sistem modeli için zaman düzleme üzerinde yapılan benzetim çalışmaları ile gerçekleştirılmıştır. Ayrıca doğrusallaştırılmış model için elde edilen teorik sonuçların doğrulanması QPmR (Vyhídal ve Zítek, 2003) algoritması yardımıyla MATLAB ortamında gerçekleştirılmıştır.

4.4.1 Teorik sonuçlar

Önerilen Rekasius yerine koyma metodu ile zaman gecikmesi hesaplanması daha açık göstermek için zaman gecikmesinin hesaplanması adım adım aşağıda verilmiş olup, adımlar önerilen metod için benzer sistem ve farklı sistem parametrelerine kolayca uygulanabilir.

Adım 1: Yükselten çevirici için istenilen çıkış gerilimini sağlayacak uygun sistem parametreleri seçilir. Bu uygulama için seçilen sistem parametreleri üstel terimin eliminasyonu metodu ile aynı olup Çizelge 3.1'de verilmiştir.

Adım 2: Adım 1'de seçilen sistem parametreleri Denklem (2.33)-(2.38)'de yerine yazılıp doğrusal olmayan DA-DA yükselten çevirici denklem takımı elde edilip Denklem (2.39)'daki şekilde durum-uzay gösterimi formunda yazılmıştır.

Adım 3: İstenilen çıkış gerilimi $V_c^0 = 120 V$ değeri için Adım 2'de elde edilen doğrusal olmayan denklem takımı, çeviricinin kararlılık analizinin yapılabilmesi için denge noktaları etrafında Denklem (2.43) ve (2.44) kullanılarak doğrusallaştırılmıştır. Doğrusal olmayan sistemin denge noktaları Denklem (2.40)-(2.42) yardımıyla aşağıdaki şekilde hesaplanmıştır.

$$v_{c0} = 120 V$$

$$i_{L0} = 10 A$$

$$v_{K_I0} = -8.4 V$$

Adım 4: ($v_{c0} = 120 V, i_{L0} = 10 A, v_{K_I0} = -8.4 V$) denge noktaları etrafında doğrusallaştırılan sistemin karakteristik denklemi Denklem (2.45) yardımıyla aşağıdaki şekilde elde edilmiştir.

$$\Delta(s, \tau) = s^3 + 7575s^2 + 330000s + (-350s^2 + 615000s + 27000000)e^{-2s\tau} = 0$$

Adım 5: Elde edilen karakteristik denklemdeki üstel terim yerine Rekasius tarafından önerilen Denklem (4.10)'da m yerine 2 yazılarak Denklem (4.12)'deki yeni karakteristik denklem elde edilmiştir. Üstel terim içermeyen ve s, T 'ye bağlı yeni karakteristik denklem ve katsayıları aşağıda verilmiştir.

$$\Delta(s, \tau) = a_5s^5 + a_4s^4 + a_3s^3 + a_2s^2 + a_1s + a_0 = 0$$

$$a_5 = T^2$$

$$a_4 = 7225T^2 + 2T$$

$$a_3 = 945 \times 10^3 T^2 + 15850T + 1$$

$$a_2 = 27 \times 10^6 T^2 - 570 \times 10^3 T + 7225$$

$$a_1 = 945 \times 10^3 - 54 \times 10^6 T$$

$$a_0 = 27 \times 10^6$$

Adım 6: Adım 5'de elde edilen üstel terim içermeyen yeni karakteristik denklemin sınırlı kararlı olduğu $\pm j\omega_c$ ve T değerlerinin hesaplanması için Denklem (4.4)'de yer alan Routh Tablosu oluşturulmuştur.

$$RA(T) = \begin{matrix} s^5 & a_5(T) & a_3(T) & a_1(T) \\ s^4 & a_4(T) & a_2(T) & a_0(T) \\ s^3 & R_{31}(T) & R_{32}(T) & 0 \\ s^2 & R_{21}(T) & R_{22}(T) & 0 \\ s^1 & R_{11}(T) & 0 \\ s^0 & R_{01}(T) & \end{matrix}$$

$$R_{31}(T) = \frac{584.1 \times 10^{17} T^3 + 10 \times 10^{17} T^2 + 272.3 \times 10^{12} T + 17.1 \times 10^9}{62 \times 10^{12} T + 17.1 \times 10^9}$$

$$R_{32}(T) = \frac{-3351.4 \times 10^{18} T^2 + 57.4 \times 10^{18} T + 16.2 \times 10^{15}}{62 \times 10^{12} T + 17.1 \times 10^9}$$

$$R_{21}(T) = \frac{6.7 \times 10^{36} T^5 + 77.5 \times 10^{33} T^4 - 2.4 \times 10^{33} T^3 + 29.5 \times 10^{30} T^2 + 8.3 \times 10^{27} T + 533.1 \times 10^{23}}{2.5 \times 10^{29} T^3 + 4.3 \times 10^{27} T^2 + 1.2 \times 10^{24} T + 73.8 \times 10^{18}}$$

$$R_{11}(T) = \frac{-3.2 \times 10^{54} T^6 - 3.6 \times 10^{52} T^5 - 1.4 \times 10^{50} T^4 - 49 \times 10^{48} T^3 + 2.3 \times 10^{47} T^2 + 6.6 \times 10^{43} T + 43.1 \times 10^{38}}{5.8 \times 10^{46} T^5 + 6.6 \times 10^{44} T^4 - 2 \times 10^{43} T^3 + 25.3 \times 10^{40} T^2 + 71 \times 10^{36} T + 4.6 \times 10^{33}}$$

$$R_{01}(T) = R_{22}(T) = a_0 = 27 \times 10^6$$

Adım 7: Adım 6'da elde edilen Routh tablosu yardımıyla $R_{11}(T) = 0$ polinomu T 'ye göre çözülür. Sistemin Routh kriterine göre sınırlı kararlı olması için $R_{11}(T) = 0$ dışında ilk sütunun pozitif işarette sahip olması pozitif ve reel T değerlerinde oluşacağından aşağıda yer alan T değerlerinden pozitif ve reel olanlar seçilip bir sonraki adıma geçilir.

$$T_{(1)} = 0.004801$$

$$T_{(2)} = -0.000102$$

$$T_{(3)} = -0.029985$$

$$T_{(4)} = -0.000174$$

$$T_{(5,6)} = 0.007092 \pm j0.022140$$

Adım 8: Adım 7'de elde edilen $T_{(1)} = 0.004801$ kökü önce Routh tablosunda yerine konularak işaretini incelenir. $T_{(1)} = 0.004801$ için ilk sütunun bir elemanı hariç diğer elemanları pozitif olduğundan bulunan $T_{(1)} = 0.004801$ değerinin sistemi sınırlı yaptığı görülür. Ardından $T_{(1)} = 0.004801$ değeri Denklem (4.6)'da yerine konularak sistemin sınırlı kararlı olduğu ω_c değeri $\omega_c = 83.34 \text{ rad/s}$ olarak hesaplanır.

Adım 9: Adım 7 ve 8'de elde edilen $T_{(1)} = 0.004801$ ve $\omega_c = 83.34 \text{ rad/s}$ değerleri için sistemin sınırlı kararlı olacağı maksimum zaman gecikmesi Denklem (4.13) yardımıyla 9.13 ms olarak hesaplanır.

$$\tau^* = \frac{1}{83.34} \tan^{-1} \left(\frac{2 \times 83.34 \times 0.004801}{1 - (83.34 \times 0.004801)^2} \right) = 9.13 \text{ ms}$$

Yukarıda yapılan işlemler farklı K_P ve K_I değerleri için tekrarlanmış olup, sistemin sınırlı kararlı olduğu MADB değerleri Çizelge 4.1'de verilmiştir. Çizelge 4.1'den görüldüğü üzere Rekasius yerine koyma metodu ile hesaplanan MADB değerleri ile üstel terimin eliminasyonu metodu ile elde edilen MADB değerleri her iki metotta üstel terimi yaklaşım yapmadan yok ettiğinden dolayı beklenen şekilde birbiri ile aynı sonuçları vermiştir. Çizelge 3.2'den görüldüğü üzere sabit K_P değerlerinde K_I değerinin artırılması ile sistemin MADB değerinin azaldığı ancak sabit K_I değerlerinde ise K_P değerleri ile MADB değerlerinin değişiminin doğrusal ilişkiye sahip olmadığı görülmektedir.


Çizelge 4.1. Rekasius yerine koyma metodu ile K_P ve K_I değişimine göre hesaplanan MADB değerleri

$\tau^*(\text{ms})$	$K_I (\text{V}^{-1}\text{s}^{-1})$					
$K_P (\text{V}^{-1})$	2	3	4	5	6	7
0.03	14.57	9.89	7.46	5.97	4.96	4.23
0.05	13.58	10.23	8.16	6.77	5.76	5.01
0.07	10.80	9.13	7.82	6.80	5.98	5.33
0.09	8.37	7.61	6.91	6.28	5.72	5.24
0.1	7.44	6.91	6.40	5.92	5.48	5.09

4.4.2 Teorik sonuçların doğrulanması

Elde edilen teorik sonuçlar MATLAB/Simulink ortamında doğrusal olmayan çevirici modeli üzerinde yapılan benzetim çalışmaları ve doğrusallaştırılmış model üzerinde MATLAB ortamında QPmR algoritması yardımı ile doğrulanmıştır. Çizelge 4.1.'de elde edilen teorik sonuçlardan iki farklı değer kullanılarak teorik sonuçların doğrulanması yapılmıştır.


$K_P = 0.03$ ve $K_I = 6$ değerinde MADB değeri Rekasius yerine koyma metodu yardımıyla $\tau^* = 4.96 \text{ ms}$ olarak hesaplanmıştır. Şekil 4.1'de yapılan benzetim çalışmalarında ise sistemin $\tau = 4.91 \text{ ms}$ değerinden daha düşük çok küçük değişimlerde kararlılığa gittiği ve bu değerden daha büyük çok küçük değişimlerde ise kararsızlığa gittiği benzetim çalışmalarında görüldüğünden doğrusal olmayan model için MADB değeri $\tau^* = 4.91 \text{ ms}$ olduğu gözlemlenmiştir. Bu iki zaman gecikme değeri arasında ortaya çıkan küçük farkın sebebi, teorik maksimum zaman gecikmesi hesabında sistemin doğrusallaştırılmış modeli kullanılırken benzetim çalışmalarında doğrusal olmayan modelin kullanılmasıdır. $\tau^* = 4.91 \text{ ms}$ değerinden daha büyük $\tau = 5.1 \text{ ms}$ değerinde sistemin salınımlarının artarak büyüdüğü ve sistemin kararsız olduğu görülürken, $\tau^* = 4.91 \text{ ms}$ değerinden daha küçük $\tau = 4.7 \text{ ms}$ değerinde sistemin salınımlarının azalarak istenilen çıkış gerilimi değeri $V_c^0 = 120V$ değerine oturduğu görülmektedir.




Şekil 4.1. $K_P = 0.03$ ve $K_I = 6$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi

Şekil 4.2'de ise QPmR algoritması yardımıyla doğrusal model için hesaplanan teorik zaman gecikmesinin doğrulanması yapılmıştır. Rekasius yerine koyma metodu yardımıyla hesaplanan $\tau^* = 4.96 \text{ ms}$ değerinde doğrusallaştırılmış sistemin sınırlı kararlı olduğu ve bir çift karmaşık eşlenik kökün sanal eksen üzerinde yer aldığı, bu değerden daha küçük $\tau = 4.7 \text{ ms}$ değerinde tüm köklerin kompleks düzlemin sol yarı bölgesinde kıldığı ve sistemin kararlı olduğu $\tau^* = 4.96 \text{ ms}$ değerinden daha büyük $\tau =$

5.1 ms değerinde ise bir çift kökün kompleks düzlemin sağ yarı bölgesine kaydığını ve sistemin kararsız olduğu gözükmektedir.




Şekil 4.2. $K_P = 0.03$ ve $K_I = 6$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi



Şekil 4.3. $K_P = 0.1$ ve $K_I = 4$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi

$K_P = 0.1$ ve $K_I = 4$ değerinde MADB değeri Rekasius yerine koyma metodu yardımıyla $\tau^* = 6.4 \text{ ms}$ olarak hesaplanmıştır. Şekil 4.3'de yapılan benzetim çalışmalarında ise sistemin $\tau = 6.22 \text{ ms}$ değerinden daha düşük çok küçük değişimlerde kararlılığa gittiği ve bu değerden daha büyük çok küçük değişimlerde ise kararsızlığa gittiği benzetim


çalışmalarında görüldüğünden doğrusal olmayan model için MADB değeri $\tau^* = 6.22 \text{ ms}$ olduğu gözlemlenmiştir. $\tau^* = 6.22 \text{ ms}$ değerinden daha büyük $\tau = 6.4 \text{ ms}$ değerinde sistemin salınımlarının artarak büyüdüğü ve sistemin kararsız olduğu görülürken, $\tau^* = 6.22 \text{ ms}$ değerinden daha küçük $\tau = 6.1 \text{ ms}$ değerinde sistemin salınımlarının azalarak istenilen çıkış gerilimi değeri $V_c^0 = 120V$ değerine oturduğu görülmektedir.



Şekil 4.4. $K_P = 0.1$ ve $K_I = 4$ için farklı zaman gecikmeleri değerlerinde DA-DA yükseltlenen çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi

Şekil 4.4'de ise QPmR algoritması yardımıyla doğrusal model için hesaplanan teorik zaman gecikmesinin doğrulanması yapılmıştır. Rekasius yerine koyma metodu yardımıyla hesaplanan $\tau^* = 6.4 \text{ ms}$ değerinde doğrusallaştırılmış sistemin sınırlı kararlı olduğu ve bir çift karmaşık eşlenik kökün sanal eksen üzerinde yer aldığı, bu değerden daha küçük $\tau = 6.1 \text{ ms}$ değerinde tüm köklerin kompleks düzlemin sol yarı bölgesinde kıldığı ve sistemin kararlı olduğu $\tau^* = 6.4 \text{ ms}$ değerinden daha büyük $\tau = 6.6 \text{ ms}$ değerinde ise bir çift kökün kompleks düzlemin sağ yarı bölgesinde kaydığını ve sistemin kararsız olduğu gözükmektedir.

MADB değerinin ve bu değerde sanal eksenin kesen kök değerleri ile T değerlerinin birbirine göre değişimi Şekil 4.5'de yer almaktadır. Şekil 4.5.'de gözüktüğü üzere T değerinin artması ile birlikte MADB değeri doğrusal olmayan bir şekilde artmaktadır. Ancak bu etki ω_c değerinin düşük değerlerinde yaklaşıklık olarak doğrusal olmaktadır.



Şekil 4.5. MADB değerinin ω_c ve T değerleri ile değişimi

BÖLÜM V

AĞ ÜZERİNDEN KONTROL EDİLEN HABERLEŞME ZAMAN GECİKMELİ DA-DA YÜKSELTEM ÇEVİRİCİNİN KARARLILIK ANALİZİ: FREKANS TARAMA TESTİ

5.1 Giriş

Bu bölümde, zaman gecikmeli sistemlerin kararlılık analizinde kullanılan bir başka frekans düzlemi metodu olan frekans tarama testi ile zaman gecikmesi içeren DA-DA yükselten çevircisinin zaman gecikmesine bağlı kararlılık analizi yapılmıştır.

5.2 Frekans Tarama Testinin Tek Zaman Gecikmesi İçeren Sistemlere Uygulanması

Zaman gecikmesi içeren sistem eğer tek bir zaman gecikmesi içeriyorsa bu sisteme ait karakteristik denklem Denklem (3.1)'de verildiği gibidir. Bu tip sistemlerde karakteristik denklem ($\Delta(s, \tau) = 0$), s ve τ 'ya bağlıdır. Bölüm III'de bahsedildiği üzere karakteristik denklemde zaman gecikmesinden kaynaklı olarak ortaya çıkan üstel terimin mevcudiyeti karakteristik denklemin sonsuz adet kökü olmasına sebep olur. Önerilen metod, tüm frekans düzlemi metodlarında olduğu gibi Denklem (3.1)'de verilen karakteristik denklemde bulunan ve sonsuz kök mevcudiyetine sebep olan üstel terimin yok edilerek, sanal eksen üzerinde bulunan köklerinin ($s = \pm j\omega_c$) hesaplanması, bu kökler yardımıyla karakteristik denklemi sağlayacak zaman gecikmesi değerinin (τ^*) bulunmasına dayanır. Denklem (5.1)'de tek zaman gecikmesi içeren dinamik sistem modeli verilmiştir. Bu sisteme ait karakteristik denklem ise Denklem (5.2)'deki gibidir.

$$\dot{x}(t) = A_0 x(t) + A_\tau x(t - \tau), \quad \tau \geq 0 \quad (5.1)$$

$$\Delta(s, e^{-s\tau}) = \det[sI - A_0 - A_\tau e^{-s\tau}] \quad (5.2)$$

Gu vd.'nde (2003) ve Chen ve Latchman'da (1995) önerildiği üzere frekans tarama testinde Denklem (5.1)'de verilen sistemin zaman gecikmesinden bağımsız kararlı olması için gerek ve yeter koşul aşağıdaki üç şartın sağlanmasıdır.

- i. A_0 matrisi kararlıdır.
- ii. $A_0 + A_\tau$ matrisi kararlıdır.
- iii. $\rho\left(\left(j\omega I - A_0\right)^{-1} A_\tau\right) < 1, \quad \forall \omega > 0$ (5.3)

Burada $\rho(\cdot)$ operatörü bir kare matris veya sınırlandırılmış lineer operatörün spektral yarıçapını yani kare matrislerin özdeğerlerinin genliklerinden en büyüğünü ifade etmektedir. (i) ve (ii) şartları Hurwitz anlamında kararlılık için gerekli şartlardır. Bu iki şartın sağlanması sırası ile sistemin gecikmeden bağımsız kararlı olması için $\tau = \infty$ ve $\tau = 0$ değerlerinde kararlı olması gerektiğini bildirir. Schur kararlılık kriteri bir sistemin kararlı olması için ancak sabit matrislerinin özdeğerlerinin sınırlı normlarının birim çember içerisinde yer alması yani spektral yarıçapının 1'den küçük olması gerekliliğini ifade eder. Dolayısı ile sistemin kararlı olabilmesi için (iii) şartının sağlanması yani sistem sabit matrislerinin spektral yarıçapının 1'den küçük olması gereklidir (Stojanovic ve Debeljkovic, 2004). Üç şartın sağlanması durumunda sistem gecikmeden bağımsız kararlı olur.

Eğer (i) şartında A_0 matrisi kararlı kabul edilirse bu durumda $(j\omega I - A_0)$ matrisinin tüm $\omega \in \Re$ için tersi alınabilir olur ve $(j\omega I - A_0)^{-1} A_\tau$ 'nun herhangi bir λ_i özdeğeri için $\lambda_i((j\omega I - A_0)^{-1} A_\tau)$ 'nın Denklem (5.4)'de verilen şartı sağladığı anlamına gelir.

$$\left| \lambda_i \left((j\omega I - A_0)^{-1} A_\tau \right) \right| < 1, \quad \forall \omega > 0 \quad (5.4)$$

Denklem (5.4)'de verilen ifade herhangi negatif olmayan $\tau \in \Re^+$ için Denklem (5.5) halini alır.

$$\left| \lambda_i \left((j\omega I - A_0)^{-1} A_\tau e^{-j\omega\tau} \right) \right| < 1, \quad \forall \omega > 0 \quad (5.5)$$

Burada;

$$\det\left(I - (j\omega I - A_0)^{-1} A_\tau e^{-j\omega\tau}\right) = \prod_{i=1}^n \left[1 - \lambda_i (j\omega I - A_0)^{-1} A_\tau e^{-j\omega\tau}\right] \quad (5.6)$$

$$\det\left(I - (j\omega I - A_0)^{-1} A_\tau e^{-j\omega\tau}\right) = \det(j\omega I - A_0 - A_\tau e^{-j\omega\tau}) \neq 0, \quad \forall \omega > 0 \quad (5.7)$$

olur. Ayrıca sistemin kararlı olduğu varsayımlı ile (ii) numaralı şart gereği $\det(A_0 + A_\tau) = 0$ olamayacağından dolayı Denklem (5.7) tüm $\omega \in \mathbb{R}$ için geçerli olur. Bu şekilde sistemin karakteristik denkleminde sanal eksen kesilmediğinden sistem gecikmeden bağımsız kararlı olur.

(iii) şartının gerekliliğini göstermek için bazı $\omega > 0$ değerleri için $\rho((j\omega I - A_0)^{-1} A_\tau) = 1$ olduğu varsayılar ise $(j\omega I - A_0)^{-1} A_\tau$ ifadesi $e^{-j\theta_0}$ özdeğerine sahip olur. Burada $\theta_0 \in [0, 2\pi]$ olup $\tau^* = \theta_0/\omega_0$ 'dır. Sonuç olarak bu durumda Denklem (5.8)'deki durum oluşur.

$$\det\left(I - (j\omega_c I - A_0)^{-1} A_\tau e^{-j\omega_c \tau^*}\right) = \det(j\omega_c I - A_0 - A_\tau e^{-j\omega_c \tau^*}) = 0 \quad (5.8)$$

Denklem (5.8)'deki durumun sağlandığı sistemlerde $\tau = \tau^*$ değerinde sistem kararsız olur ve sistem artık gecikmeden bağımsız olamaz. Artık sistem $\rho((j\omega I - A_0)^{-1} A_\tau) = 1$ yapan bazı $\omega_c \in (0, \infty)$ değerleri için gecikmeye bağlı kararlı olur ve bu durumda sistemin kararlılığının değiştiği MADB değerinin belirlenmesi gereklidir. $\rho((j\omega I - A_0)^{-1} A_\tau) = 1$ iken MADB değerinin belirlenmesi iki farklı duruma göre belirlenir. Bunlar;

- i. Daha önce bahsedilen gecikmeden bağımsız kararsızlık durumunda olduğu gibi A_0 'nın sağ yarı düzlem üzerinde sınırlı bölge (∂C_+) üzerinde herhangi bir özdeğeri olmadığı varsayımlı ile $(j\omega I - A_0)$ 'nın tersi alınabilir ise karakteristik denklemde belirli ω_c frekanslarında sıfır geçişleri oluşur. Bu durumda Denklem (5.9) sağlanır.

$$\left| \lambda_i (j\omega I - A_0)^{-1} A_1 \right| = 1 \quad (5.9)$$

olur ve Denklem (5.9)'un sağlanabilmesi için belirli özdeğerlerin birim genlige sahip olması gerektigi görülür.

- ii. Ancak eğer A_0 'ın ∂C_+ üzerinde bazı özdeğerleri varsa bu durumda $(j\omega I - A_0)$ 'nın tersi alınamadığından frekansa bağlı bir matris kalemi olan $(j\omega I - A_0) - \lambda_i A_\tau$ 'nın dikkate alınması gereklidir. Bu durumda (A_0, A_τ) matris çifti için genelleştirilmiş özdeğerleri (λ_i) hesaplanır. Denklem (5.10) tanımlanırsa;

$$\underline{p}(A_0, A_\tau) := \min \left\{ |\lambda_i| \left| \det(A_0 - \lambda_i A_\tau) = 0 \right. \right\} \quad (5.10)$$

Burada genelleştirilmiş özdeğerlerin sayısı daha çok en üst dereceden gecikmeye bağlı terimin katsayısına yani A_τ matrisinin rankına eşittir. Eğer A_τ matrisinin rankı sabit ise bu durumda $\lambda_i(A_0, A_\tau)$ ifadesi A_0 ve A_τ elemanlarına göre sürekli olacağı fikri yardımıyla frekansa bağlı $\lambda_i((j\omega I - A_0), A_\tau)$ 'nın genelleştirilmiş özdeğerleri $\lambda_i(j\omega I - A_0)^{-1} A_\tau$ 'nın özdeğerleri yerine kullanılır.

Yukarıda bahsedilen her iki durum için Denklem (5.1)'in $\tau = 0$ değerinde kararlı olduğunu ve $\text{rank}(A_\tau) = q$ olmak üzere $\tau \in (0, \bar{\tau}]$ aralığında zaman gecikmesine bağlı kararlı olan sistem için MADB değerinin hesaplanması Denklem (5.11) ve (5.12) yardımıyla kolayca yapılabilir (Gu vd., 2003). Denklem (5.11)'deki ikinci durum (iii) durumu ile eşdeğer olup eğer bu şart sağlanırsa sistemin gecikmeden bağımsız kararsız olacağı anlamına gelir.

$$\tau_i := \begin{cases} \min_{1 \leq k \leq n} \frac{\theta_k^i}{\omega_k^i} & \text{eğer } \lambda_i(j\omega_k^i I - A_0, A_1) = e^{-j\theta_k^i} \\ & \text{şartı bazı } \omega_k^i \in (0, \infty), \theta_k^i \in [0, 2\pi] \\ \infty & \underline{\rho}(j\omega I - A_0, A_1) > 1, \forall \omega \in (0, \infty) \end{cases} \quad (5.11)$$

$$\tau^* := \min_{1 \leq i \leq q} \tau_i \quad (5.12)$$

5.3 Frekans Tarama Testinin Birden Fazla Orantılı Zaman Gecikmesi İçeren Sistemlere Uygulanması

Frekans tarama testi yardımıyla birden fazla orantılı zaman gecikmesi içeren sistemin kararlılık analizi Gu vd.'de (2003) ve Chen ve Latchman'da (1995) önerildiği şekilde temel dönüşümler yapılarak tek zaman gecikmesi içeren sistemin kararlılık analizine indirgenmeye çalışılmıştır. Bu amaçla Denklem (5.13)'de verilen Schur'un determinant için tümleyen özelliği herhangi bir $z \in \mathbb{C}$ ve herhangi bir $n \times n$ boyutlu P_k matrisi için Denklem (2.45)'deki ifadenin eşdeğeri haline $z = e^{-j\omega\tau}$, $P_0 = j\omega I - A_0$, $P_k = -A_{k,\tau}$ düzenlemeleri ile benzetilebilir. Son düzenleme ile birlikte birden fazla orantılı zaman gecikmesi içeren Denklem (2.45)'deki sistemin determinant ifadesi uygulanan dönüşüm ile Denklem (5.14) halini alır.

$$\det\left(\sum_{k=0}^m P_k z^k\right) = \det\left\{z \begin{pmatrix} I & & & \\ & \ddots & & \\ & & I & \\ & & & P_m \end{pmatrix} - \begin{pmatrix} 0 & I & \cdots & 0 \\ \vdots & \vdots & \ddots & \vdots \\ 0 & 0 & \cdots & I \\ -P_0 & -P_1 & \cdots & -P_{m-1} \end{pmatrix}\right\} \quad (5.13)$$

$$\det\left(j\omega I - \sum_{k=0}^m A_{k,\tau} e^{-jk\omega\tau}\right) = (-1)^{nm} \det(G(j\omega) - e^{-j\omega t} H(j\omega)) \quad (5.14)$$

Birden fazla orantılı zaman gecikmesi içeren Denklem (2.45)'deki gibi bir sistemin zaman gecikmesinden bağımsız kararlı olma şartları aşağıda verilmiştir.

- i. A_0 matrisi kararlıdır.
- ii. $A_0 + \sum_{k=1}^m A_{k,\tau}$ matrisi kararlıdır.
- iii. $\rho(M_m(j\omega)) < 1, \quad \forall \omega > 0$ (5.15)

Burada M_m matrisi Denklem (5.16)'da verildiği gibidir.

$$M_m(s) := \begin{pmatrix} (sI - A_0)^{-1} A_\tau & \cdots & (sI - A_0)^{-1} A_{(m-1),\tau} & (sI - A_0)^{-1} A_{m,\tau} \\ I & \cdots & 0 & 0 \\ \vdots & \ddots & \vdots & \vdots \\ 0 & \cdots & I & 0 \end{pmatrix} \quad (5.16)$$

Burada (i) ve (ii) şartları tek zaman gecikmesinin bulunduğu sistemde olduğu gibi birden fazla orantılı zaman gecikmesi içeren sistemin Hurwitz anlamında kararlı olabilmesi için gerekli şartlardır. Burada verilen $M_m(s)$ matrisinin eşdeğer ifadesi Denklem (5.18) ve (5.19)'da $G(j\omega)$ matrisinin tersi alınabilir olması şartı altında açıkça görülmektedir. Denklem (5.18) ifadesi (iii) şartına eşdeğerdir. (i) ve (ii) şartı ile birlikte Denklem (5.18) şartı sağlandığı sürece sistem gecikmeden bağımsız kararlı olur. Denklem (5.18)'in Denklem (5.19)'a eşit olmasından yararlanarak da $M_m(s)$ matrisinin $\rho(G^{-1}(j\omega)H(j\omega))$ 'e eşit olduğu görülür. Denklem (5.18)'deki $\underline{\rho}(\cdot)$ operatörü Denklem (5.17)'de verilmiştir.

$$\underline{\rho}(G(j\omega), H(j\omega)) := \min \left\{ |\lambda_i| \mid \det(G(j\omega), H(j\omega)) = 0 \right\} \quad (5.17)$$

$$\underline{\rho}(G(j\omega), H(j\omega)) > 1, \quad \forall \omega \in (0, \infty) \quad (5.18)$$

$$\underline{\rho}(G(j\omega), H(j\omega)) = \frac{1}{\rho(G^{-1}(j\omega)H(j\omega))} \quad (5.19)$$

Yukarıda bahsedilen sistem (i) ve (ii) durumlarını sağlamken bazı ω_c değerlerinde (iii) şartını sağlamaz ve $\omega > \omega_c$ değerinden itibaren sistemde $\rho(M_m(j\omega)) > 1$ olur ve artık sistem kararsız olur. Bu durumda sistemin kararlılığından kararsızlığa geçtiği maksimum izin verilen zaman gecikmesi değerinin hesaplanması gereklidir. Sistemin sınırlıda kararlı olduğu ω_c değerinin hesaplanması için iki durum söz konusu olur. Bunlar;

- i. Daha önce bahsedilen gecikmeden bağımsız kararsızlık durumunda olduğu gibi $G(j\omega)$ 'nin ∂C_+ üzerinde herhangi bir özdeğeri olmadığı varsayımlı ile $G(j\omega)$ matrisinin tersi alınabilir ise karakteristik polinomda belirli ω_c frekanslarında sıfır geçişleri oluşur. Bu durumda aşağıda verilen Denklem (5.20) sağlanır.

$$\left| \lambda_i G(j\omega)^{-1} H(j\omega) \right| = 1 \quad (5.20)$$

Denklem (5.20)'nin sağlanabilmesi için belirli özdeğerlerin birim genlige sahip olması gerektiği görülür.

- ii. Ancak eğer $G(j\omega)$ 'nin ∂C_+ üzerinde bazı özdeğerleri varsa bu durumda $G(j\omega)$ 'nin tersi alınamadığından frekansa bağlı bir matris kalemi olan $G(j\omega) - \lambda_i H(j\omega)$ 'nin dikkate alınması gereklidir. Bu durumda $(G(j\omega), H(j\omega))$ matris çiftinin genelleştirilmiş özdeğerleri (λ_i) hesaplanır. Genelleştirilmiş özdeğerlerin sayısı daha çok en üst dereceden gecikmeye bağlı terimin katsayısına yani $A_{m,\tau}$ matrisinin rankına eşittir. Eğer $A_{m,\tau}$ matrisinin rankı sabit ise bu durumda $\lambda_i(G(j\omega), H(j\omega))$ ifadesi $G(j\omega)$ ve $H(j\omega)$ elemanlarına göre sürekli olacağı fikri yardımıyla frekansa bağlı $\lambda_i(G(j\omega), H(j\omega))$ 'nin genelleştirilmiş özdeğerleri $\lambda_i(G^{-1}(j\omega)H(j\omega))$ 'nın özdeğerleri yerine kullanılır.

Yukarıda bahsedilen her iki durum için Denklem (5.1)'in $\tau = 0$ değerinde kararlı olduğunu ve $\text{rank}(A_{m,\tau}) = q$ olmak üzere $\tau \in (0, \bar{\tau}]$ aralığında zaman gecikmesine bağlı kararlı olan sistem için MADB değerinin hesaplanması Denklem (5.21) ve (5.22) yardımıyla kolayca yapılabilir (Gu vd., 2003). Denklem (5.11)'deki ikinci durum (iii) duruma ile eşdeğer olup eğer bu şart sağlanırsa sistemin gecikmeden bağımsız kararsız olacağı anlamına gelir.

$$\tau_i := \begin{cases} \min_{1 \leq k \leq n} \frac{\theta_k^i}{\omega_k^i} & \text{eğer } \lambda_i \left(G(j\omega_k^i), H(j\omega_k^i) \right) = e^{-j\theta_k^i} \\ \infty & \text{şartı bazı } \omega_k^i \in (0, \infty), \theta_k^i \in [0, 2\pi] \text{ için} \end{cases} \quad (5.21)$$

$$\tau^* := \min_{1 \leq i \leq q} \tau_i \quad (5.22)$$

5.4 Sonuçlar

Zaman gecikmesi içeren ağ üzerinden kontrol edilen DA-DA yükselten çeviricinin farklı PI kontrolör kazançları için sınırlı kararlı olacağı MADB değerleri frekans tarama testi

ile teorik olarak hesaplanmış olup, teorik sonuçların doğrulanması MATLAB/Simulink ortamında doğrusal olmayan sistem modeli için zaman düzlemi üzerinde yapılan benzetim çalışmaları ile gerçekleştirılmıştır. Ayrıca doğrusallaştırılmış model için elde edilen teorik sonuçların doğrulanması QPmR (Vyhídal ve Zítek, 2003) algoritması yardımıyla MATLAB ortamında gerçekleştirilmiştir.

5.4.1 Teorik sonuçlar

Önerilen frekans tarama testi metodu ile zaman gecikmesi hesaplanmasını daha açık göstermek için zaman gecikmesinin hesaplanması adım adım aşağıda verilmiş olup, adımlar önerilen metod için benzer sistem ve farklı sistem parametrelerine kolayca uygulanabilir.

Adım 1: Çevirici için istenilen çıkış gerilimini sağlayacak uygun sistem parametreleri seçilir. Bu uygulama için seçilen sistem parametreleri aşağıda Çizelge 3.1'de verilmiştir.

Adım 2: Adım 1'de seçilen sistem parametreleri Denklem (2.33)-(2.38)'de yerine yazılıp doğrusal olmayan DA-DA yükselten çevirici denklem takımı elde edilip Denklem (2.39)'daki şekilde durum-uzay gösterimi formunda yazılır.

Adım 3: İstenilen çıkış gerilimi $V_c^0 = 120 V$ değeri için Adım 2'de elde edilen doğrusal olmayan denklem takımı, çeviricinin kararlılık analizinin yapılabilmesi için denge noktaları etrafında Denklem (2.43) ve (2.44) kullanılarak doğrusallaştırılmıştır. Doğrusal olmayan sistemin denge noktaları Denklem (2.40)-(2.42) yardımıyla nümerik olarak aşağıdaki şekilde hesaplanmıştır.

$$v_{c0} = 120 V$$

$$i_{L0} = 10 A$$

$$v_{K_I0} = -8.4 V$$

Adım 4: ($v_{c0} = 120 V$, $i_{L0} = 10 A$, $v_{K_I0} = -8.4 V$) denge noktaları etrafında doğrusallaştırılan sistemin Denklem (2.43)'de verilen doğrusal modeli elde edilir. Doğrusallaştırılmış sisteme ait sistem matrisleri aşağıdaki şekilde elde edilmiştir.

$$A_0 = \begin{bmatrix} -75 & 1550 & 0 \\ 150 & -7500 & 0 \\ 0 & 0 & 0 \end{bmatrix}, A_\tau = \begin{bmatrix} 0 & 0 & 5000 \\ 0 & 0 & -30000 \\ 3 & 0 & 0 \end{bmatrix}, A_{2\tau} = \begin{bmatrix} 350 & 0 & 0 \\ -2100 & 0 & 0 \\ 0 & 0 & 0 \end{bmatrix}$$

Adım 5: Sistemin zaman gecikmesine bağlı kararlılık durumlarının incelenmesi için yukarıda bahsedilen kararlılık şartlarından (i) ve (ii) şartlarının sağlanıp sağlanmadığı kontrol edilir. (i) şartı için $\tau = \infty$ iken $\dot{x}(t) = A_0 x(t)$ 'nin kararlılığı için A_0 matrisinin özdeğerleri $(-73.8, -7531.2, 0)$ olarak bulunur ve tüm özdeğerler kompleks düzlemin sol yarı bölgesinde bulunduğundan sistem bu durum için kararlıdır. (ii) şartı için sistemin zaman gecikmesi yok iken kararlılığını incelemek için $\tau = 0$ alınarak $\dot{x}(t) = (A_0 + A_\tau + A_{2\tau})x(t)$ 'nin kararlılığı için $[A_0 + A_\tau + A_{2\tau}]$ matrisinin özdeğerleri, seçilen parametreler için $(-7092.3, -90.76, -41.94)$ olarak hesaplanır ve tüm özdeğerler kompleks düzlemin sol yarı bölgesinde bulunduğundan sistem $\tau = 0$ için kararlıdır.

Adım 6: (i) ve (ii) şartının sağlanması ile birlikte gecikmeye bağlı kararlılık için MADB değerinin hesaplanması için Denklem (5.21) ve (5.22)'den yararlanılır. MADB değerinin hesaplanması için öncelikle $H(s)$ ve $G(s)$ matrisleri (5.13) yardımıyla hesaplanır.

$$H(s) = \begin{pmatrix} I & 0 \\ 0 & -A_{2\tau} \end{pmatrix}, G(s) = \begin{pmatrix} 0 & I \\ -(sI - A_0) & A_\tau \end{pmatrix}$$

Adım 7: Frekans tarama testi için frekans aralığı $45 - 130 \text{ rad/s}$ olarak seçilir. Ardından $\lambda_i(G(j\omega), H(j\omega))$ matris kaleminin tüm özdeğerleri belirlenerek her genliği 1'e eşit olan özdeğer ve bu özdeğerin olduğu frekans değeri belirlenir. $\omega_c = 83.34 \text{ rad/s}$ değerinde genliği 1 olan geneleştirilmiş özdeğerler değerleri $\lambda_1 = -0.7239 + 0.6898i$ $\lambda_2 = 0.7239 - 0.6898i$ olarak bulunur.

Adım 8: Bulunan $\lambda_1 = -0.7239 + 0.6898i$ ve $\lambda_2 = 0.7239 - 0.6898i$ genelleştirilmiş özdeğer değerleri için $\tau_1 = 28.6 \text{ ms}$ ve $\tau_2 = 9.13 \text{ ms}$ olarak hesaplanır. Buradan en küçük zaman gecikmesi değeri olan $\tau^* = \tau_2 = 9.13 \text{ ms}$ değeri MADB değeri olarak seçilir.

Yukarıda yapılan işlemler farklı K_P ve K_I değerleri için tekrarlanmış olup, sistemin sınırlı kararlı olduğu MADB değerleri Çizelge 5.1'de verilmiştir. Çizelge 5.1'den görüldüğü üzere sabit K_P değerlerinde K_I değerinin artırılması ile sistemin MADB değerinin azaldığı ancak sabit K_I değerlerinde ise K_P değerleri ile MADB değerlerinin değişiminin doğrusal ilişkiye sahip olmadığı görülmektedir.

Çizelge 5.1. Frekans tarama testi ile K_P ve K_I değişimine göre hesaplanan MADB değerleri


$\tau^*(ms)$	$K_I (V^{-1}s^{-1})$					
$K_P (V^{-1})$	2	3	4	5	6	7
0.03	14.57	9.89	7.46	5.97	4.96	4.23
0.05	13.58	10.23	8.16	6.77	5.76	5.01
0.07	10.80	9.13	7.82	6.80	5.98	5.33
0.09	8.37	7.61	6.91	6.28	5.72	5.24
0.1	7.44	6.91	6.40	5.92	5.48	5.09

5.4.2 Teorik sonuçların doğrulanması


Elde edilen teorik sonuçlar MATLAB/Simulink ortamında doğrusal olmayan çeviriçi modeli üzerinde yapılan benzetim çalışmaları ve doğrusallaştırılmış model üzerinde MATLAB ortamında QPmR algoritması yardımı ile doğrulanmıştır. Çizelge 3.21'de elde edilen teorik sonuçlardan iki farklı değer kullanılarak teorik sonuçların doğrulanması yapılmıştır.

$K_P = 0.05$ ve $K_I = 3$ değerinde MADB değeri frekans tarama metodu yardımıyla $\tau^* = 10.23 ms$ olarak hesaplanmıştır. Şekil 5.1'de yapılan benzetim çalışmalarında ise sistemin $\tau = 10.2 ms$ değerinden daha düşük çok küçük değişimlerde kararlılığa gittiği ve bu değerden daha büyük çok küçük değişimlerde ise kararsızlığa gittiği benzetim çalışmalarında görüldüğünden doğrusal olmayan model için MADB değeri $\tau^* = 10.2 ms$ olduğu gözlemlenmiştir. Bu iki zaman gecikme değeri arasında ortaya çıkan küçük farkın sebebi, teorik maksimum zaman gecikmesi hesabında sistemin doğrusallaştırılmış modeli kullanılırken benzetim çalışmalarında doğrusal olmayan modelin kullanılmasıdır. $\tau^* = 10.2 ms$ değerinden daha büyük $\tau = 11 ms$ değerinde sistemin salınımlarının artarak büyüdügü ve sistemin kararsız olduğu görüldürken, $\tau^* = 10.2 ms$ değerinden daha küçük

$\tau = 9.6 \text{ ms}$ değerinde sistemin salınımlarının azalarak istenilen çıkış gerilimi değeri $V_c^0 = 120V$ değerine oturduğu görülmektedir.




Şekil 5.1. $K_p = 0.05$ ve $K_I = 3$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi



Şekil 5.2. $K_p = 0.05$ ve $K_I = 3$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi

Şekil 5.2'de ise QPmR algoritması yardımıyla doğrusal model için hesaplanan teorik zaman gecikmesinin doğrulanması yapılmıştır. Frekans tarama testi yardımıyla hesaplanan $\tau^* = 10.23 \text{ ms}$ değerinde doğrusallaştırılmış sistemin sınırlı kararlı olduğu

ve bir çift karmaşık eşlenik kökün sanal eksen üzerinde yer aldığı, bu değerden daha küçük $\tau = 9.6 \text{ ms}$ değerinde tüm köklerin kompleks düzlemin sol yarı bölgesinde kaldığı ve sistemin kararlı olduğu $\tau^* = 10.23 \text{ ms}$ değerinden daha büyük $\tau = 11 \text{ ms}$ değerinde ise bir çift kökün kompleks düzlemin sağ yarı bölgesine kaydığını ve sistemin kararsız olduğu gözükmektedir.




Şekil 5.3. $K_P = 0.1$ ve $K_I = 5$ için farklı zaman gecikmeleri değerlerinde DA-DA yükselten çevirici çıkış gerilimi

$K_P = 0.1$ ve $K_I = 5$ değerinde MADB değeri frekans tarama testi yardımıyla teorik olarak $\tau^* = 5.92 \text{ ms}$ olarak hesaplanmıştır. Şekil 5.3’de yapılan benzetim çalışmalarında ise sistemin $\tau = 5.9 \text{ ms}$ değerinden daha düşük çok küçük değişimlerde kararlılığa gittiği ve bu değerden daha büyük çok küçük değişimlerde ise kararsızlığa gittiği benzetim çalışmalarında görüldüğünden doğrusal olmayan model için MADB değeri $\tau^* = 5.9 \text{ ms}$ olduğu gözlemlenmiştir. $\tau^* = 5.9 \text{ ms}$ değerinden daha büyük $\tau = 6.2 \text{ ms}$ değerinde sistemin salınımlarının artarak büyüdüğü ve sistemin kararsız olduğu görülmürken, $\tau^* = 5.9 \text{ ms}$ değerinden daha küçük $\tau = 5 \text{ ms}$ değerinde sistemin salınımlarının azalarak istenilen çıkış gerilimi değeri $V_c^0 = 120V$ değerine oturduğu görülmektedir.

Şekil 5.4’de ise QPmR algoritması yardımıyla doğrusal model için hesaplanan teorik zaman gecikmesinin doğrulanması yapılmıştır. Frekans tarama metodu yardımıyla hesaplanan $\tau^* = 5.92 \text{ ms}$ değerinde doğrusallaştırılmış sistemin sınırlarda kararlı olduğu ve bir çift karmaşık eşlenik kökün sanal eksen üzerinde yer aldığı, bu değerden daha küçük $\tau = 5 \text{ ms}$ değerinde tüm köklerin kompleks düzlemin sol yarı bölgesinde kaldığı ve

sistemin kararlı olduğu $\tau^* = 5.92 \text{ ms}$ değerinden daha büyük $\tau = 6.2 \text{ ms}$ değerinde ise bir çift kökün kompleks düzlemin sağ yarı bölgesine kaydığını ve sistemin kararsız olduğu gözükmektedir.



Şekil 5.4. $K_P = 0.1$ ve $K_I = 5$ için farklı zaman gecikmeleri değerlerinde DA-DA yükseltlenen çeviricinin doğrusallaştırılmış modeli için köklerin yer değişimi

BÖLÜM VI

SONUÇLAR VE ÖNERİLER

Bu tez çalışmasında mikro-şebekе sistemlerde üretilen gerilimin istenilen DA bara gerilimi seviyesine ve yük tarafında istenilen geriliminin DA bara gerilimi seviyesinden yük tarafından talep edilen gerilim seviyesine dönüştürmede kullanılan DA-DA anahtarlamalı çeviricilerinden yükseltен tip çeviricinin merkezi ve yerel kontrolör üzerinden kontrol edilirken ağ üzerinden kontrol yapısından kaynaklı olarak merkezi kontrolör ile çeviriçi arasında ortaya çıkan haberleşme zaman gecikmelerinin çeviriçi kararlılığına etkisi incelenmiştir. Ağ üzerinden kontrol yapısının doğasından kaynaklanan bu zaman gecikmelerinin analizi, literatürde mevcut olan frekans düzlemi metodlarından üstel terimin eliminasyonu metodu, Rekasius yerine koyma metodu ve frekans tarama testi yardımıyla sırasıyla Bölüm III, Bölüm IV ve Bölüm V'de yapılmıştır. Yapılan analitik çözümlerle sistemin sınırlı kararlı olduğu MADB değerinin PI kontrolör parametrelerine bağlı olarak değiştiği gözlemlenmiştir. Daha önceki bölümlerde her metot için farklı PI parametre seti için MADB değerleri elde edilmiştir. Bu değerler incelendiği üstel terimin eliminasyonu metodu, Rekasius yerine koyma metodu ve frekans tarama testinin birbiri ile birebir aynı MADB değerlerini verdiği sırasıyla Çizelge 3.2, Çizelge 4.1 ve Çizelge 5.1'den görülebilir. Aslında her bir metot incelendiğinde metodların farklı matematiksel işlemleri kullanarak MADB değerini karakteristik denklemdeki gecikme terimini yok ederek bu işlemler sonucu elde edilen yeni polinomlardaki köklerin karakteristik denklemdeki saf sanal köklere eş olanlarının bulunması yardımıyla hesapladığı görülebilir. Ancak her metodun MADB değerini hesaplamak için yapılan matematiksel işlemlere göre hesaplaması gereken polinomların boyutları da değişmektedir. Daha önceki bölümler incelendiğinde iki eşit zaman gecikmesi içeren 3×3 boyutunda durum uzay denklem seti olarak modellenmiş DA-DA yükseltен çeviricinin MADB değeri belirlenirken üstel terimin eliminasyonu metodunda polinom derecesinin 6. dereceden olduğu, Rekasius yerine koyma metodunda çözülen polinom derecesinin 5. dereceden olduğu ve frekans tarama testinde çözülmesi gereken polinom derecesinin 3. dereceden olduğu gözükmektedir. Bu polinom derecelerinin orantılı zaman gecikme sayısına ve sistemin boyutuna bağlı olarak arttığı bilinmektedir (Mulero-Martínez, 2015). Dolayısı ile çözülen polinom derecesi cinsinden bakıldığından frekans tarama testinin diğer iki metoda göre daha avantajlı olduğu görülmektedir.

Metodun sistem modeline uygulanması bakımından bakıldığından ise Rekasius yerine koyma metodunun uygulanmasının, T parametresine bağlı kararlılık analizi için Routh-Hurwitz tablosu kullanması nedeniyle diğer iki metoda göre daha zor olduğu görülmektedir.

Metotların MATLAB üzerinde algoritma haline getirilip MADB değerlerinin elde edilmesi bakımından bakıldığından ise bu sefer frekans tarama testinin hangi ω aralığının seçilebileceğinin tam olarak bilinmemesi durumu bu metodu diğer iki metota karşı dezavantajlı duruma getirmektedir. Yapılan karşılaşmalarda her bir kıtas için farklı bir metodun öne çıktıgı görülmektedir. Elde edilen bu kıtasalar tablo halinde Çizelge 6.1'de özetlenmiştir.

Çizelge 6.1. Kullanılan frekans düzlemi metodlarının karşılaştırılması

KISTAS	KULLANILAN METOT		
	Üstel Terimin Eliminasyonu Metodu	Rekasius Yerine Koyma Metodu	Frekans Kaydırma Testi
Çözülen Polinom Derecesi	6. Derece	5. Derece	3. Derece
Metodun Sistem Modeline Uygulanması	Orta	Zor	Orta
Metodun MATLAB Üzerinde Algoritma Haline Getirilmesi	Kolay	Orta	Zor

Bu üç metottan elde edilen sonuçlar benzetim çalışmalarında kullanılan doğrusal olmayan modele uygulandığında bulunan MADB değerleri ile teorik hesaplarda bulunan MADB değerleri arasında küçük farklar gözlemlenmiştir. Bu farkların kullanılan metodların herhangi bir yaklaşılık içermemesi nedeni ile metodlardan kaynaklı olmadığı, kararlılık analizi yapılrken doğası gereği doğrusal olmayan özellik gösteren DA-DA yükselten çevirici modelinin doğrusallaştırılmasından kaynaklı olduğu QPmR algoritmasının doğrusallaştırılmış modele uygulanması ile gözlemlenmiştir.

Tez çalışması ile sabit zaman gecikmesi içeren bu tip sistemlerde sistem kararlılığının sistem parametreleri ve merkezi kontrolör parametrelerinin yanı sıra ağ yapısından kaynaklı olarak ortaya çıkan haberleşme zaman gecikmesine bağlı olduğu gözlemlenmiştir. Çalışma ile sistem kararlılığını etkileyen haberleşme zaman gecikmesi değerlerinin sistemin dinamik performansına olumsuz etki ettiği, sistemin kararlı bölgede çalışması istenildiğinden yapılan çalışma yardımı ile herhangi bir benzer sistemde merkezi kontrolör parametrelerinin zaman gecikmesi değerlerine bağlı olarak nasıl seçilmesi gerektiği ve merkezi kontrol olmadan kararlı olan ancak merkezi kontrol ile kararsız olan sistemin uygun merkezi kontrolör parametreleri yardımıyla nasıl kararlı kılınacağı sunulmuştur.

İleride bu çalışma temelli yapılacak çalışmalarda aşağıda verilen dört farklı çalışma yapılabilir.

- Zaman gecikmesine bağlı kararlılık analizinin, ağ üzerinden kontrol yapısındaki haberleşme zaman gecikmelerinin sabit ve orantılı olmadığı varsayılarak zaman düzlemi metotları yardımıyla bu tip zaman gecikmelerinin sistem kararlılığına etkisi incelenebilir.
- Tek bir çevirici için yapılan zaman gecikmesine bağlı kararlılık analizleri Şekil 1.1'deki gibi birden çok çeviricinin yer aldığı mikro-şube sisteminin kararlığına etkisi incelenebilir.
- Tüm bunlara ek olarak çeviricinin tüm parametrelerinin sabit sayıldığı bu çalışmadan farklı olarak çevirici giriş ve çıkış geriliminin sabit yanı belirleyici (deterministik) olmadığı olasılı (stokastik) olduğu durumlar için de değişken zaman gecikmelerinin hem tek bir çeviricinin kararlığına etkisi hem de birden çok çevirici içeren mikro-şube sistemin kararlılığına etkisi incelenebilir.
- Yukarıda bahsedilen üç olası durumun kararlılık incelemelerini, gürbüz kontrol ve optimizasyon teorisi metotları yardımı ile sistem veya sistemleri istenilen çalışma koşullarında sürekli kararlı kalacak şekilde sınırlırmak olabilir.

KAYNAKLAR

Agnihotri, P., Kaabouch, N., Salehfar, H. and Wen-Chen, H., “FPGA-based combined PWM-PFM technique to control DC-DC converters”, *In North American Power Symposium 2010*, pp. 1–6, 2010.

Akbarabadi, S. A., Atighechi, H. and Jatskevich, J., “Circuit-averaged and state-space-averaged-value modeling of second-order flyback converter in CCM and DCM including conduction losses”, *In 4th International Conference on Power Engineering, Energy and Electrical Drives*, pp. 995–1000, 2013.

Ang, S., Power-Switching Converters, *Marcel Dekker*, New York, USA, 1995.

Ayasun, S., “Computation of time delay margin for power system small-signal stability”, *European Transactions on Electrical Power* 19(7), 949–968, 2009.

Ayasun, S., “Stability analysis of time-delayed DC motor speed control system”, *Turkish Journal of Electrical Engineering and Computer Science* 21 (2), pp. 381–93, 2014.

Bhattacharyya, S. P., Datta, A. and Keel, L. H., Linear Control Theory: Structure, Robustness, and Optimization, *CRC*, Boca Raton, 2009.

Chakrabarty, K., Poddar, G. and Banerjee, S., “Bifurcation behavior of the buck converter”, *IEEE Transactions on Power Electronics* 11(3), pp. 439–447, 1996.

Chen, J., Gu, G. and Nett, C. N., “A new method for computing delay margins for stability of linear delay systems”, *In Proceedings of 1994 33rd IEEE Conference on Decision and Control*, pp. 433–37, 1994.

Chen, J. and Latchman, H. A., “Frequency sweeping tests for stability independent of delay”, *IEEE Transactions on Automatic Control* 40 (9), pp. 1640–45, 1995..

Chen, X., Shi, M., Sun, H., Li, Y. and He, H., “Distributed cooperative control and stability analysis of multiple DC electric springs in DC microgrid”, *IEEE Transactions on Industrial Electronics* (99), 2017.

Choi, B., Pulsewidth Modulated DC-to-DC Power Conversion:Circuits, Dynamics, and Control Designs, **WILEY**, USA, 2013

Deane, J. H. B. and Hamill, D. C., “Instability, subharmonics and chaos in power electronic systems”, *In 20th Annual IEEE Power Electronics Specialists Conference*, pp. 34–42, 1989.

Dong, C., Jia, H., Xu, Q., Xiao, J., Xu, Y., Tu, P., Lin, P., Li, X. and Wang, P., “Time-delay stability analysis for hybrid energy storage system with hierarchical control in DC microgrids”, *IEEE Transactions on Smart Grid* (99), 2017.

Dong, X. and Zhang, Q., “Stability and PI control of singular NCS with packet dropout compensator”, *In 2010 International Conference on Measuring Technology and Mechatronics Automation*, pp.461–64, 2010.

Ebenbauer, C. and Allgower, F., “Stability analysis for time-delay systems using Rekasius’s substitution and sum of squares”, *In Proceedings of the 45th IEEE Conference on Decision and Control*, pp. 5376–81, 2006.

Gu, K., Kharitonov, V. L. and Chen, J., Stability of Time-Delay Systems, **Birkhäuser**, Basel, 2003.

Guo, X., Li, T. and Zhao, H., “PI controller design for network control system based on minimum entropy control”, *In Proceedings of 2014 IEEE International Conference on Service Operations and Logistics, and Informatics*, pp. 368–71, 2014.

Gündüz, H., Sönmez, S. and Ayasun, S., “Comprehensive gain and phase margins based stability analysis of micro-grid frequency control system with constant communication time delays”, *Transmission Distribution IET Generation* 11 (3), pp. 719–29, 2017.

Hsu, S. P., Brown, A., Rensink, L. and Middlebrook, R. D., “Modelling and analysis of switching DC-to-DC converters in constant-frequency current-programmed mode”, *In 1979 IEEE Power Electronics Specialists Conference*, pp. 284–301, 1979.

Jayasuriya, S. and Nwankpa, C. O., “A network delay-based sensitivity analysis of information-embedded power electronic converter systems”, *In 2015 Resilience Week (RWS)*, pp. 1–6, 2015.

Ji, J. C., “Stability and bifurcation in an electromechanical system with time delays”, *Mechanics Research Communications* 30 (3), pp. 217–25, 2003.

Jia, H., Cao, X., Yu, X. and Zhang, P., “A simple approach to determine power system delay margin”, *In 2007 IEEE Power Engineering Society General Meeting*, pp.1–7, 2007.

Jia, H., Yu, X., Yu, Y. and Wang, C., “Power system small signal stability region with time delay”, *International Journal of Electrical Power & Energy Systems* 30 (1), pp.16–22, 2008.

Khalil, A., Ashiebi A. and Wang, J., “Stability of parallel DC/DC converters with time varying delay”, *In 2016 IEEE International Conference on Power System Technology (POWERCON)*, pp.1–6, 2016.

Khalil, A. F. and Wang, J., “A new stability analysis and time-delay tolerance estimation approach for output feedback networked control systems”, *In UKACC International Conference on Control 2010*, pp. 1–6, 2010.

Kolla, S. R. and Mainoo, J., “Effect of network-induced delays in control systems: application to DC motor control”, *In 2012 International Conference on Advances in Power Conversion and Energy Technologies (APCET)*, pp. 1–6, 2012.

Krein, P. T., Bentsman, J., Bass, R. M. and Lesieurte, B. L., “On the use of averaging for the analysis of power electronic systems”, *IEEE Transactions on Power Electronics* 5 (2), pp.182–90, 1990.

Lee, W. I. and Park, P., “Analysis on stability for linear systems with two additive time-varying delays”, *In 2015 54th IEEE Conference on Decision and Control (CDC)*, pp. 3995–98, 2015.

Li, B., “Stability criteria for systems with interval time-varying delay”, *In Proceedings of the 30th Chinese Control Conference*, pp.1071–75, 2011.

Li, K. and Wei, J., “Stability and hopf bifurcation analysis of a prey–predator system with two delays”, *Chaos, Solitons & Fractals* 42 (5), pp. 2606–13, 2009.

Liu, J., “Bifurcation analysis of a delayed predator-prey system with stage structure and holling-ii functional response”, *Advances in Difference Equations* 2015 (1), pp. 208, 2015.

Liu, N., Yang, L., Gan, D., Wang, D., Gao, F. and Chen, Y., “The stability of AGC systems with commensurate delays”, *European Transactions on Electrical Power* 17 (6), pp. 615–27, 2007.

Louisell, J., “A matrix method for determining the imaginary axis eigenvalues of a delay system”, *IEEE Transactions on Automatic Control* 46 (12), pp. 2008–12, 2001.

Luo, F. L. and Ye, H., Advanced DC/DC Converters, 1st edition, *CRC Press*, Boca Raton, 2003.

Macana, C. A., Mojica-Nava, E. and Quijano, N., “Time-delay effect on load frequency control for microgrids”, *In 2013 10th IEEE International Conference on Networking, Sensing and Control (ICNSC)*, pp. 544–549, 2013.

Mary, T. J. and Rangarajan, P., “Design of robust controller for LFC of interconnected power system considering communication delays”, *Circuits and Systems* 07 (06), pp. 794–804, 2016.

Mary, T. J. and Rangarajan, P., “Delay-dependent stability analysis of power system considering communication delays”, *International Transactions on Electrical Energy Systems* 27 (3), 2017.

Middlebrook, R. D. and Cuk, S., “A general unified approach to modelling switching-converter power stages”, *In 1976 IEEE Power Electronics Specialists Conference*, pp. 18–34, 1976.

Modabbernia, M. R., “An improved state space average model of buck DC-DC converter with all of the system uncertainties”, *International Journal on Electrical Engineering and Informatics*, 5 (1), pp. 81–94, 2013.

Mohan, N., Undeland, T. M. and Robbin, W. P., *Power Electronics: Converters, Applications, and Design*, 3rd Edition, **WILEY**, 2017.

Moussa, W. M. and Morris, J. E., “Comparison between state space averaging and PWM switch for switch mode power supply analysis”, *In IEEE Technical Conference on Southern Tier*, pp. 15–21, 1990.

Mulero-Martínez, J. I., “Modified Schur-Cohn criterion for stability of delayed systems”, *Mathematical Problems in Engineering*, 2015.

Nie, Y., Dong, M., Yuan, W., Yang, J., Liu, Z. and Han, H., “Stabilization methods of DC microgrid with distributed control considering communication delay”, *In 2017 IEEE 3rd International Future Energy Electronics Conference and ECCE Asia (IFEEC 2017 - ECCE Asia)*, pp. 800–805, 2017.

Pakzad, M. A., Pakzad, S. and Nekoui, M. A., “Exact method for the stability analysis of time delayed linear-time invariant fractional-order systems”, *IET Control Theory Applications* 9 (16), pp. 2357–68, 2015.

Rekasius, Z. V., “A stability test for systems with delays”, *Joint Automatic Control Conference* 17, pp. 39, 1980.

Sangswang, A. and Nwankpa, C. O., “Parameter space depiction of operation for DC-DC boost converter”, *In Proceedings of the 2002 American Control Conference (IEEE Cat. No.CH37301)*, pp. 4874–78, 2002.

Sangswang, A. and Nwankpa, C. O., “Parameter space design of DC-DC boost converter based on regions of operation”, *In 2004 IEEE Region 10 Conference TENCON 2004.*, pp. 45–48, 2004.

Schrödel, F., Abdelmalek, M. and Abel, D., “A comparative overview and expansion of frequency based stability boundary mapping methods for time delay systems”, *IFAC-13th IFAC Workshop on Time Delay Systems* 49, pp. 229–34, 2016.

Seydel, R., From Equilibrium to Chaos: Practical Bifurcation and Stability Analysis, 2^a ed., *Springer-Verlag*, New York, 1994.

Sezer, H., Erol, H. and Ayasun, S., “Delay-dependent stability analysis of hybrid power systems with time delays”, *In Mediterranean Conference on Power Generation, Transmission, Distribution and Energy Conversion (MedPower 2016)*, pp. 1–4, 2016.

Sipahi, R. and Olgac, N., “A comparative survey in determining the imaginary characteristic roots of LTI time delayed systems”, *16th IFAC World Congress* 38 (1), pp. 390–99, 2005.

Sönmez, Ş., Ayasun, S. and Nwankpa, C. O., “An exact method for computing delay margin for stability of load frequency control systems with constant communication delays”, *IEEE Transactions on Power Systems* 31 (1), pp. 370–77, 2016.

Stojanovic, S. and Debeljkovic, D., “On the asymptotic stability of linear discrete time delay systems”, *FACTA Universitatis Series: Mechanical Engineering* 2, pp. 35–48, 2004.

Tajuddin, M. F. N., Rahim, N. A., Daut, I., Ismail, B. and Mohammed, M. F., “State space averaging technique of power converter with digital PID controller”, *In TENCON 2009 - 2009 IEEE Region 10 Conference*, pp. 1–6, 2009.

Tan, C., Zhang, H. and Wong, W. S., “Delay-dependent algebraic Riccati equation to stabilization of networked control systems: continuous-time case”, *IEEE Transactions on Cybernetics* (99), pp.1–12, 2018.

Vyhlídal, T. and Zítek, P., “Quasipolynomial mapping based rootfinder for analysis of time delay systems”, *IFAC Proceedings Volumes* 36 (19), pp. 227–32, 2003.

Walton, K. and Marshall, J. E., “Direct method for TDS stability analysis”, *IEE Proceedings Control Theory and Applications* 134 (2), pp. 101–7, 1987.

Xu, C., Tang, X., Liao, M. and He, X., “Bifurcation analysis in a delayed Lokta–Volterra predator–prey model with two delays”, *Nonlinear Dynamics* 66 (1), pp. 169–83, 2011.

Yeguo, S., “Stability analysis for time-varying networked control systems with multi-input and multi-output”, *In Proceedings of the 31st Chinese Control Conference* pp. 5775–79, 2012.

Zhang, H., Shi, Y., Wang, J. and Chen, H., “A new delay-compensation scheme for networked control systems in controller area networks”, *IEEE Transactions on Industrial Electronics* (99), pp. 1–1, 2018.

Zhou, J., Wang, Z., Wang, J. and Zhu, H., “A frequency domain method for stochastic time delay”, *In 2017 36th Chinese Control Conference (CCC)*, pp. 7944–49, 2017.

ÖZGEÇMİŞ

Alperen SARI 21.08.1992 tarihinde Trabzon'da doğdu. İlk, orta ve lise öğretimini Aydın'da tamamladı. 2010 yılında Niğde (Niğde Ömer Halisdemir) Üniversitesi Elektrik-Elektronik Mühendisliği Bölümü'nü kazandı ve bu bölümde 13.06.2015 tarihinde mezun oldu. 2015 yılında Niğde (Niğde Ömer Halisdemir) Üniversitesi Elektrik-Elektronik Mühendisliği Bölümü'nde Yüksek Lisans öğrenimine başladı. 2017 yılında Niğde Ömer Halisdemir Üniversitesi Elektrik-Elektronik Mühendisliği Bölümü Enerji Tesisleri Anabilim Dalı'na araştırma görevlisi olarak atandı. Halen aynı bölümde araştırma görevlisi olarak çalışmaktadır. Anabilim dalındaki çalışma alanı zaman gecikmesi içeren güç sistemlerinin kararlılık analizi üzerindedir.

TEZ ÇALIŞMASINDAN ÜRETİLEN ESERLER

Bu tez çalışmasından, 1 (bir) adet ulusal bildiri ve 1 (bir) adet ulusal makale üretilmiştir.
Bu üretilen çalışmalar aşağıda sunulmuştur.

Sarı, A., Sönmez, Ş. ve Ayasun, S., “Zaman Gecikmeli Yükselten DA-DA Çeviricilerinin Kararlılık Analizi”, *Ulusal Elektrik Enerjisi Dönüşümü Kongresi (EL-EN)*, Elazığ, Türkiye, ss. 99–104, 2017.

Sarı, A., Sönmez, Ş. ve Ayasun, S., “Ağ Üzerinden Kontrol Edilen Yükselten DA-DA Çeviricinin Zaman Gecikmesine Bağlı Kararlılık Analizi”, *Elektrik Mühendisleri Odası Bilimsel Dergi (EMO)*, değerlendirme aşamasında.

